-
公开(公告)号:CN103794245A
公开(公告)日:2014-05-14
申请号:CN201410077445.X
申请日:2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SPI接口输出电路、相变存储器的读控制电路及方法,包括:将读出时间延长半个至若干个时钟周期,所述方法通过SPI接口输出电路的调整配合以实现。所述SPI接口输出电路包括:寄存数据的数据输入/输出寄存器、内部时钟的产生电路、通过内部时钟控制锁存数据的输出锁存器、用于屏蔽第一个数据的第一数据锁存屏蔽电路以及用于输出数据的输出三态门。本发明提供一种基于SPI接口的相变存储器的读控制电路及方法,给予读出电路合适的使能控制信号,延长半个至若干个时钟周期的读取时间,使SPI接口电路运行在较高的频率时能够提供足够的读出时间,从而提高基于SPI接口的相变存储器的数据传输速率。
-
公开(公告)号:CN103794244A
公开(公告)日:2014-05-14
申请号:CN201410054763.4
申请日:2014-02-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种基于SPI接口的相变存储器读出电路及方法,包括:地址寄存器逐位接收外部地址;当(LSB+A)位接收到地址时,预读2M+A位数据并锁存;当LSB位接收到地址时,从2M+A位预读数据中译码出2M位目标数据并锁存,同时输出地址自增信号;地址后移,若(LSB+A)位寄存器发生翻转,则读取下一组数据,反之,所述相变存储器内部不进行读取操作;输出数据,并输出下一个地址自增信号。本发明通过提前一个或者若干个时钟周期预先将可能需要进行读取操作的地址的数据全部读出,然后再通过对真实地址译码将对应目标地址的数据输出,可以增加相变存储器内部实际读取时间,从而提高基于SPI接口的相变存储器的数据传输速率,进而提高芯片的最终性能。
-
公开(公告)号:CN104715792A
公开(公告)日:2015-06-17
申请号:CN201310674694.2
申请日:2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
CPC classification number: G11C13/0004 , G11C13/0069 , G11C13/0097
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路,所述相变存储器写擦电路至少包括:初始化控制电路,与电源连接,用于接入内部电路上电复位信号及外部信号并发出初始化复位信号;初始化电路,包括原始电流源;所述初始化电路与所述电源及所述初始化控制电路连接,并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化;写擦控制电路,包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路;所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率,同时还具有快速写擦功能。
-
公开(公告)号:CN103943144A
公开(公告)日:2014-07-23
申请号:CN201410182102.X
申请日:2014-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法,所述读电路包括:参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器。本发明根据相变存储单元的读出原理,通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻,对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值,使读电路能够适应不同的相变单元材料和不同的工艺条件,从而提高相变存储器的数据读出可靠性。
-
公开(公告)号:CN103269231A
公开(公告)日:2013-08-28
申请号:CN201310224101.2
申请日:2013-06-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/15
Abstract: 本发明提供一种BCH码检纠错方法、电路及容错存储器。根据本发明的方法,先基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算待检验BCH数据组的待比较校正子;随后,若所述待比较校正子不为0,则将所述待比较校正子与多个标准校正子进行比较,并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。与BCH码的原纠正能力相比,本发明能更大限度地利用了校验码,提高了纠错能力;且BCH码检纠错电路可由纯逻辑电路构成,不需要时钟,仅存在门延迟,适合应用于SPI接口之类对时序有特别要求的情况。
-
公开(公告)号:CN104715792B
公开(公告)日:2017-12-15
申请号:CN201310674694.2
申请日:2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路,所述相变存储器写擦电路至少包括:初始化控制电路,与电源连接,用于接入内部电路上电复位信号及外部信号并发出初始化复位信号;初始化电路,包括原始电流源;所述初始化电路与所述电源及所述初始化控制电路连接,并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化;写擦控制电路,包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路;所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率,同时还具有快速写擦功能。
-
公开(公告)号:CN104282332B
公开(公告)日:2017-10-27
申请号:CN201310290019.X
申请日:2013-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括:触发器电路本体;连接在所述触发器电路本体输出端的写控制电路,用于基于写信号来传输所述触发器电路本体的状态;包含由相变材料构成的存储单元的存储电路,连接所述写控制电路,用于存储所述触发器电路本体的状态,并基于读信号输出所存储的状态;以及状态恢复电路,连接所述存储电路,用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中,也可以在某一特殊指令的控制下保存一个特殊的状态,例如掉电时对触发器状态的保存;上电时,可把保存在存储电路中中的数据读出,使触发器恢复到掉电时的状态。
-
公开(公告)号:CN103943144B
公开(公告)日:2017-07-11
申请号:CN201410182102.X
申请日:2014-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种参考电阻优化的相变存储器读电路及参考电阻优选方法,所述读电路包括:参考模块、参考相变存储单元写电路、参考相变存储单元电压嵌位、电流乘积平方根电路及电流灵敏放大器。本发明根据相变存储单元的读出原理,通过对两个参考相变存储单元分别进行RESET及SET操作得到高低参考电阻,对高低参考阻值进行乘积平方根运算后得到读电路的参考阻值,使读电路能够适应不同的相变单元材料和不同的工艺条件,从而提高相变存储器的数据读出可靠性。
-
公开(公告)号:CN103269231B
公开(公告)日:2016-09-21
申请号:CN201310224101.2
申请日:2013-06-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/15
Abstract: 本发明提供一种BCH码检纠错方法、电路及容错存储器。根据本发明的方法,先基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算待检验BCH数据组的待比较校正子;随后,若所述待比较校正子不为0,则将所述待比较校正子与多个标准校正子进行比较,并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。与BCH码的原纠正能力相比,本发明能更大限度地利用了校验码,提高了纠错能力;且BCH码检纠错电路可由纯逻辑电路构成,不需要时钟,仅存在门延迟,适合应用于SPI接口之类对时序有特别要求的情况。
-
公开(公告)号:CN103794245B
公开(公告)日:2016-08-17
申请号:CN201410077445.X
申请日:2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SPI接口输出电路、相变存储器的读控制电路及方法,包括:将读出时间延长半个至若干个时钟周期,所述方法通过SPI接口输出电路的调整配合以实现。所述SPI接口输出电路包括:寄存数据的数据输入/输出寄存器、内部时钟的产生电路、通过内部时钟控制锁存数据的输出锁存器、用于屏蔽第一个数据的第一数据锁存屏蔽电路以及用于输出数据的输出三态门。本发明提供一种基于SPI接口的相变存储器的读控制电路及方法,给予读出电路合适的使能控制信号,延长半个至若干个时钟周期的读取时间,使SPI接口电路运行在较高的频率时能够提供足够的读出时间,从而提高基于SPI接口的相变存储器的数据传输速率。
-
-
-
-
-
-
-
-
-