-
公开(公告)号：CN107068674A
公开(公告)日：2017-08-18
申请号：CN201611244566.4
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/02 , H01L27/092
CPC classification number: H01L27/0207 , H01L27/0296 , H01L27/0925
Abstract: 本发明公开了一种面积高效的抗单粒子闩锁加固版图结构，通过优化版图结构的设计，基于这种单元形成的集成电路，能够使用较小的面积开销解决单粒子效应引起的闩锁问题。N型MOS晶体管和P型MOS晶体管间形成叉指交错的阱、衬底结构，并通过阱上形成的阱接触、衬底上形成的衬底接触进行电荷收集，使得N型MOS晶体管和P型MOS晶体管间寄生的PNPN结构不被高能粒子撞击所触发形成正反馈通路。以较小的面积开销解决了单粒子效应引起的闩锁问题。
-
公开(公告)号：CN107025331A
公开(公告)日：2017-08-08
申请号：CN201710119527.X
申请日：2017-03-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 赵元富 , 郑宏超 , 李哲 , 岳素格 , 王亮 , 李建成 , 陈茂鑫 , 喻贤坤 , 姜柯 , 于春青 , 王汉宁 , 刘琳 , 毕潇 , 杜守刚 , 王煌伟 , 赵旭 , 穆里隆 , 李继华 , 简贵胄 , 初飞 , 祝长民 , 王思聪 , 李月
IPC: G06F17/50
Abstract: 本发明公开了一种存储单元单粒子翻转功能传播率的计算方法及装置。该方法包括：获取仿真输入向量的仿真时间，并统计数字集成电路中预选单一种类的存储单元的数量；统计每个存储单元的单粒子翻转有效生存时间；根据所述单粒子翻转有效生存时间和所述仿真时间，计算每个存储单元的单粒子翻转功能传播率，所述单粒子翻转功能传播率为发生单粒子翻转的存储单元被捕获且传播的概率；利用每个存储单元的单粒子翻转功能传播率和所述数量，计算所述预选单一种类的存储单元的单粒子翻转功能传播率。本发明实现了区分和模拟单粒子翻转效应在不同种类存储单元中的产生、捕获、掩蔽及传导过程，提高集成电路级单粒子翻转效应的仿真准确度的目的。
-
公开(公告)号：CN106936426A
公开(公告)日：2017-07-07
申请号：CN201611244530.6
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03L7/07 , H03K19/003
CPC classification number: H03L7/07 , H03K19/0033
Abstract: 本发明公开了一种基于锁相环的三模冗余抗辐射加固时钟生成电路，包括锁相环、投票表决单元和数字滤波单元，锁相环有三个，三个独立的锁相环并联连接；当CK1、CK2、CK3中至少两个电平相同时，经投票表决将至少两个电平相同的信号CK传输给数字滤波单元，数字滤波单元对表决得到的信号CK进行处理，如果存在毛刺，则将毛刺滤除后输出信号；如果不存在毛刺，则直接输出信号。本发明采用的锁相环系统三模冗余结构，三个锁相环中任何一路发生异常，系统的最终输出均不会受到任何影响，对单粒子瞬态具有很强的免疫力，抗单粒子瞬态的能力优于仅对锁相环内部敏感节点加固的方式。
-
公开(公告)号：CN106656156A
公开(公告)日：2017-05-10
申请号：CN201611008894.4
申请日：2016-11-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0175
Abstract: 本发明涉及一种减小输出信号下降时间的PECL发送器接口电路，第一MOS管、第二MOS管和已有PECL发送器接口电路；第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极；第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端；第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极；第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。本发明利用交叉耦合对管为输出节点等效负载电容提供了一条额外的放电通路，减小了输出信号的下降时间，能够适用于高频率场合，驱动大电容负载。
-
公开(公告)号：CN119298901A
公开(公告)日：2025-01-10
申请号：CN202411211963.6
申请日：2024-08-30
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K19/094 , H03K19/20 , H03K19/003
Abstract: 本发明公开了一种更少敏感节点的抗单粒子翻转锁存器电路结构，包括：时钟滤波电路、延时滤波电路、锁存电路和堆叠反相器电路。时钟滤波电路用于过滤时钟端的单粒子瞬态脉冲并向所述的锁存电路提供时钟信号。延时滤波电路用于过滤数据端单粒子瞬态脉冲并向所述的锁存电路提供输入信号。锁存电路用于实现数据传输与锁存，并维持锁存状态下单粒子辐射后输出信号正确状态与电平纠正。堆叠反相器电路用于提供反相信号。设计的锁存器电路可实现单粒子瞬态加固与单粒子瞬态脉冲过滤，电路敏感节点少，加固效果好且简单易实现。
-
Patent Agency Ranking
公开(公告)号：CN119210404A
公开(公告)日：2024-12-27
申请号：CN202411202455.1
申请日：2024-08-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K3/013 , H03K3/356 , H03K19/003
Abstract: 本发明公开了一种自恢复的抗单粒子多位翻转锁存器电路结构，包括：时钟控制反相器电路、锁存单元、SEU监控单元、输出控制单元和反相器电路。第一时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第二时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第一锁存单元的输出端接SEU监控单元的输入端和输出控制单元的输入端；第三时钟控制反相器电路和第四时钟控制反相器电路的输出端分别接第二锁存单元的两个输入端；第二锁存单元的输出端接输出控制单元的输入端；SEU监控单元的输出端接输出控制单元的输入端。本发明具有良好的单粒子加固能力，可实现抗单粒子多位翻转加固。
-
公开(公告)号：CN113868043B
公开(公告)日：2024-11-29
申请号：CN202111015116.9
申请日：2021-08-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种动态可重构芯片的单粒子功能错误测试方法，针对不同功能模块编写对应的测试程序，并按照设计的测试方案进行辐射试验，得到不同测试程序下单粒子功能错误截面联立解得各个独立功能模块的单粒子功能错误截面，为动态可重构芯片的单粒子辐射性能评估提供参考，为动态可重构芯片的抗辐射加固设计提供方向，本发明还公开了一种动态可重构芯片的单粒子功能错误测试系统，包括程控电源模块、上位机控制中心模块和控制区模块，为动态可重构芯片的单粒子功能错误测试方法的实现提供了稳定的测试环境。
-
公开(公告)号：CN118690621A
公开(公告)日：2024-09-24
申请号：CN202410377527.X
申请日：2024-03-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 平面工艺的敏感区沉积能量叠层仿真标定方法，属于核物理和集成电路工艺技术领域，包括：首先根据实际平面工艺电路结构构建金属层、栅氧化层、沟道等不同结构的简化模型，并在敏感区域设置沉积能量的采集探针，接着采用钴源、电子、质子等粒子源对结构进行照射，读取探针的值，最后对数据进行处理获得预设敏感区域的平均剂量值。本发明能提供准确的敏感区域能量沉积评估值，而使用仿真构建模型可避免直接试验导致的复杂分析过程。同时对仿真模型进行模块化处理可简化模型构建过程，同时对关键模块的精细处理可以保证相对较高的测量精度。
-
公开(公告)号：CN118380030A
公开(公告)日：2024-07-23
申请号：CN202410352570.0
申请日：2024-03-26
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 一种基于存储单元单向编程的存储器写保护电路，包括：写保护配置信息存储位，用于接收写保护状态配置信号IN1和IN2并存储写保护状态配置数据；或非门读取控制模块用于接收IN1和IN2并控制写保护配置信息存储位中数据读取通路的开闭；单向编程供电模块用于提供单向编程操作所需电压或电流；灵敏放大器数据读取模块用于读取写保护状态配置数据；逻辑判断模块判断处理写保护状态配置数据，输出写保护控制信号；并入逻辑模块用于接收写保护控制信号，逻辑运算后生成写使能输入信号EN_in；主存储器模块判断主存储器模块是否被允许进行写操作。本发明既可实现存储器的永久写保护功能，也能在启用写保护功能之前允许用户进行存储器存储信息的足够多次编程调试。
-
公开(公告)号：CN117976013A
公开(公告)日：2024-05-03
申请号：CN202311523868.5
申请日：2023-11-15
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G11C13/00
Abstract: 本发明属于集成电路领域，具体涉及了一种带Forming保护的RRAM存储器写电路，旨在解决现有的低电压CMOS器件设计的RRAM存储器的写电路在确保写操作过程中不出现超过晶体管耐压能力的可靠性不足的问题。本发明包括：阻变器件、选通NMOS管和选通开关组；阻变器件的两端分别连接位线BL和选通NMOS管的漏级；选通NMOS管的源极连接源线SL；所述选通开关组包括第一部分和第二部分；所述位线BL连接至第一部分；所述源线SL连接至第二部分。本发明降低了电路功耗，使电路可以通过采用低压小线宽晶体管提升电路的集成度和读写速度，使新型存储器RRAM可以采用更小工艺节点，实现更大容量、更高速度和更低功耗。
-
-
-
-
-
-
-
-
-
Search Results
137
records
(took 0.084 seconds)
