-
公开(公告)号：CN111725149B
公开(公告)日：2022-06-07
申请号：CN201911000927.4
申请日：2019-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/31 , H01L21/768
Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。
-
公开(公告)号：CN109559773B
公开(公告)日：2021-08-20
申请号：CN201811406131.4
申请日：2018-11-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413
Abstract: 本发明涉及一种超低温下SRAM时序电路的温度自适应补偿电路，其包括：一基准源，其提供一组基准电压；一温度检测模块，其提供一随温度变化的检测电压；一与所述基准源和温度检测模块连接的多路补偿码产生模块，其将所述一组基准电压分别与检测电压比较，并相应地产生一组温度补偿码；以及一连接在所述多路补偿码产生模块和一SRAM时序电路之间的时序补偿模块，其根据所述一组温度补偿码对所述SRAM时序电路进行时序补偿。本发明通过对SRAM芯片内部容易受到温度影响的时序电路进行自适应补偿，从而使得在SRAM芯片工作温度发生变化时，电路的时序可以及时做出动态调整，进而确保超低温高速工作情况下SRAM芯片工作的稳定性。
-
公开(公告)号：CN111739933A
公开(公告)日：2020-10-02
申请号：CN202010579138.7
申请日：2020-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/10 , H01L23/532 , H01L29/786 , H01L21/78 , H01L21/67
Abstract: 本发明涉及一种浮空的柔性器件及其制备方法，柔性器件结构包括：器件区、电极区、柔性导线、过渡区、粘合层、柔性基底。本发明提出浮空的器件区、蛇形柔性导线，实现了更大的延展性和可弯曲性。通过在柔性基底上方设置浮空的器件区域，降低了衬底形变对器件的影响，使制备的柔性器件具有更加优异的柔性和更稳定的电学性能。
-
公开(公告)号：CN111739887A
公开(公告)日：2020-10-02
申请号：CN202010658676.5
申请日：2020-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于晶闸管的静电保护单元及其并联结构，该静电保护单元包括：晶闸管及NMOS管；晶闸管包括：形成于N阱中的寄生PNP管、形成于P阱中的寄生NPN管，N阱及P阱相邻，寄生NPN管的集电极/基极形成的反向PN结为低反向击穿电压的反向PN结；寄生PNP管的发射极连接至阳极，基极通过N阱的寄生电阻连接至阳极；集电极连接至NPN管的基极，并通过P阱的寄生电阻连接至阴极；寄生NPN管的发射极连接至阴极，集电极通过N阱的寄生电阻连接至阳极；NMOS管形成于寄生NPN管一侧的P阱中，源极连接至阴极，漏极连接至阳极。本发明通过在晶闸管的寄生NPN管所在的P阱内增加NMOS管，在满足具有较低的触发电压及足够的电流能力的同时，有效解决了闩锁问题。
-
公开(公告)号：CN111725149A
公开(公告)日：2020-09-29
申请号：CN201911000927.4
申请日：2019-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L23/31 , H01L21/768
Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。
-
Patent Agency Ranking
公开(公告)号：CN111261515A
公开(公告)日：2020-06-09
申请号：CN202010061425.9
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/3213 , H01L21/66 , G01Q30/20
Abstract: 本发明涉及微纳尺度材料样品制备技术领域，特别涉及一种电子器件表面处理方法。所述电子器件包括衬底层和设在所述衬底层上的器件结构层，所述器件结构层内设有导通层和栅介质层，所述导通层和所述栅介质层内均设有金属材料层；所述处理方法包括：对所述器件结构层减薄，使所述金属材料层裸露在所述器件结构层表面，得到第一处理产物；对所述第一处理产物刻蚀，得到第二处理产物。本申请实施例所述的电子器件表面处理方法，通过对器件结构层减薄，使内部的金属材料层裸露出器件结构，然后再刻蚀除去金属材料层，为后续的三维原子探针技术表征分析提供保证，提高三维原子探针技术样品分析的成功率。
-
公开(公告)号：CN111240392A
公开(公告)日：2020-06-05
申请号：CN202010058966.6
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本申请涉及阈值电压的调节方法、装置、CMOS器件、电子设备及存储介质，该方法通过在CMOS器件的阱区设置接触区；接触区用于和外部电源相连；若CMOS器件的当前工作温度处于预设温度范围内，对接触区施加偏压。如此，可以降低保证CMOS器件的阈值电压维持在正常工作范围内，且不需要额外的工艺调整，可以节约成本。
-
公开(公告)号：CN111208319A
公开(公告)日：2020-05-29
申请号：CN202010058945.4
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明公开了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，本发明通过对小尺寸鳍式场效应晶体管芯片进行预处理，根据预处理后样品芯片的两个相邻切割面的表面电路布局图得到的减薄表面和两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对其位置进行定位标记，沉积切割保护层并根据其他定位标记在保护层上重新进行定位标记，并根据此标记进行切割处理，从而形成鳍式场效应晶体管针尖样品。相对于现有技术，本发明提出的制备方法能够对所需分析的结构进行精准定位，制得的针尖为器件垂直于硅基体表面部分，制样时间缩短且制备流程高效可靠。
-
公开(公告)号：CN110535467A
公开(公告)日：2019-12-03
申请号：CN201910687426.1
申请日：2019-07-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种逐步逼近型模数转换装置的电容阵列校准方法和装置，其中电容阵列校准方法包括以下步骤：比较第一电容与第二电容，并输出比较值，第一电容为电容阵列中的被校准电容，第二电容的容值等于第一电容的容值的理想值；第一电容大于第二电容时，比较值为低电平，增大第二电容的值，对第二电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；第一电容小于第二电容时，比较值为高电平，增大第一电容的值，对第一电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；根据停止补偿时第一电容或第二电容的容值的变化量，判断第一电容是否失配，并确定第一电容的实际值。
-
公开(公告)号：CN110489267A
公开(公告)日：2019-11-22
申请号：CN201910618491.9
申请日：2019-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F11/10
Abstract: 该发明涉及一种存储器及加固待存储数据的方法，其中所述存储器，包括：数据加固模块，用于加固待存储数据，包括：纠错检错单元，用于对待存储数据进行纠错检错编码和解码；校验码获取单元，连接到所述纠错检错单元，用于获取纠错检错编码的过程中用到的校验码；校验码复制单元，连接至所述校验码获取单元，用于复制所述校验码，使校验码的份数为3份；数据拆分重组单元，用于对数据进行拆分重组；数据拼接单元，连接至所述校验码复制单元，以及连接至所述数据拆分重组单元，用于将拆分重组后的数据与复制后的校验码拼接，获取存储用的加固数据。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.045 seconds)
