-
公开(公告)号：CN112670401A
公开(公告)日：2021-04-16
申请号：CN202011518329.9
申请日：2020-12-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结、超导器件及制备方法，约瑟夫森结制备包括：在衬底上形成第一超导材料层、势垒材料层、第二超导材料层；刻蚀第二超导材料层形成上电极；在势垒材料层上沉积绝缘材料，然后刻蚀掉，紧接着刻蚀势垒层；最后刻蚀第一超导材料层，得到下电极。本发明在刻蚀势垒层之前，先沉积一层绝缘材料，基于同一掩膜层先刻蚀绝缘材料，不去除光刻胶，接着进行势垒层的刻蚀，很好的保护了势垒层，避免了势垒层与显影液反应生成黑色反应物。先沉积的绝缘层还可以提升后沉积的绝缘层的绝缘效果，减小漏电流，并且可以实现同质生长，两者不存在明显界面，对后续工艺无影响，可以提升超导电路的性能和稳定性，以及整体超导电路的工作范围。
-
公开(公告)号：CN106767944B
公开(公告)日：2019-02-22
申请号：CN201611085483.5
申请日：2016-11-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01D5/14
Abstract: 本发明提供一种基于ERSFQ电路的低温超导读出电路及读出系统，所述低温超导读出电路包括：m个超导量子干涉器，与低温超导传感器阵列连接，用于将低温超导传感器阵列的多路输出信号转换为多路SFQ脉冲信号；ERSFQ电路，与m个超导量子干涉器连接，用于将多路SFQ脉冲信号转换成二进制单路脉冲信号输出；驱动放大电路，与ERSFQ电路连接，用于对二进制单路脉冲信号进行放大输出；其中，m为大于1的整数；通过本发明的基于ERSFQ电路的低温超导读出电路及读出系统，解决了现有技术中读出放大电路热负载大而且电路系统抗噪声干扰能力较弱的问题。
-
公开(公告)号：CN119892051A
公开(公告)日：2025-04-25
申请号：CN202311392054.2
申请日：2023-10-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0175 , H03K19/094 , H03K19/0948 , H03K19/195
Abstract: 本发明提供一种新型CMOS/SFQ接口电路，包括互感接口模块和超导合路器；所述互感接口模块的输入端连接输入电流，用于将所述输入电流耦合至互感接口电路中产生耦合电流，所述输入电流为直流方波；所述耦合电流随着直流方波在上升沿的电流值增大到满足第一条件时，所述互感接口模块的第一输出端输出第一SFQ信号，所述耦合电流随着直流方波在下降沿的电流值增大到满足第二条件时，所述互感接口模块的第二输出端输出第二SFQ信号；所述超导合路器的第一输入端连接所述互感接口模块的第一输出端，所述超导合路器的第二输入端连接所述互感接口模块的第二输出端，所述超导合路器将所述第一SFQ信号或所述第二SFQ信号输出。本发明能够提高SFQ的工作频率。
-
公开(公告)号：CN119849412A
公开(公告)日：2025-04-18
申请号：CN202411915368.0
申请日：2024-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , H10N69/00 , H10N60/12 , G06N10/20
Abstract: 本发明提供一种超导集成电路及电子产品，包括：逻辑芯片、基板及凸点结构；逻辑芯片上设置有超导逻辑电路，基板的上表面设置有偏置网络；其中，逻辑芯片及凸点结构设置于基板的上表面，超导逻辑电路上表面的偏置电流馈电点与偏置网络通过凸点结构电连接。本发明避免了电流在片上汇集对电路性能产生的不利影响，提高电路的稳定性；解决了现有技术下电感版图占用面积大，大规模电路布线困难的问题。
-
公开(公告)号：CN114188472B
公开(公告)日：2025-04-01
申请号：CN202111492420.2
申请日：2021-12-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有大电感层的超导电路及其制备方法，该超导电路包括：衬底；形成于衬底上的旁路电阻；形成于旁路电阻上的约瑟夫森结；形成于约瑟夫森结上的大电感层；形成于大电感层上的配线层；绝缘材料层，分别将旁路电阻、约瑟夫森结、大电感层及配线层电学隔离。该超导电路利用原配线层的中小电感设计中，再设计加入一层专门的大电感层应用于需要大电感的超导电路中，有效扩大了超导电路中的电感大小范围，拓宽了超导电路的应用场景，提高超导电路的集成度；另外，特定材料的大电感层同时还可以用作大电阻层，从而可进一步提升超导电路的集成度。
-
Patent Agency Ranking
公开(公告)号：CN115694432B
公开(公告)日：2024-08-16
申请号：CN202211357903.6
申请日：2022-11-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种脉冲产生电路，包括：环形振荡器模块及计数模块；其中，环形振荡器模块用于在输入信号的作用下产生脉冲序列输出，并在终止信号的作用下停止脉冲序列输出；计数模块连接环形振荡器模块的输出端，用于对脉冲序列的个数进行计数，并在计数值达到设定值时产生终止信号。通过本发明提供的脉冲产生电路，解决了现有量子比特控制方式存在硬件消耗大的问题。
-
公开(公告)号：CN113642280B
公开(公告)日：2024-06-14
申请号：CN202010345034.X
申请日：2020-04-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , G06F30/3953 , G06F30/398
Abstract: 本发明提供一种超导集成电路的布局方法，包括：基于标准单元库建立以器件管脚为数据主体的数据库，数据库包括时序及物理信息；基于数据库进行静态时序分析，得到每个管脚的时序信息；基于各管脚的时序信息及器件的逻辑深度确定各管脚的优先级，对优先级高的管脚进行直连，以构造初始布局结果；基于初始布局结果利用最小通道密度算法检查可布线性，若存在不可布线的通道，将挡住布线的器件移开，留出足够的布线空间后走线；否则直接走线。本发明的超导集成电路的布局方法实现了基于版图的静态时序分析算法，继而利用时序分析结果，考虑电路本身多种物理属性，完成自动布局，节省设计面积，同时布局结果无需额外走线资源。
-
公开(公告)号：CN117473914A
公开(公告)日：2024-01-30
申请号：CN202311457022.6
申请日：2023-11-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/32 , G06F8/41 , G06F115/12
Abstract: 本发明提供一种数字集成电路的有限状态机提取方法和装置，方法至少包括对数字集成电路的硬件描述语言进行编译得到语法树；对所述语法树进行分析提取数字集成电路的数据流图；对所述数据流图进行处理得到与当前状态对应的状态转移表；对所述与当前状态对应的状态转移表进行处理得到有限状态机的输出映射表。相较于现有技术，本发明有限状态机的使用场景应用更广泛。
-
公开(公告)号：CN111682022B
公开(公告)日：2023-10-31
申请号：CN202010396987.9
申请日：2020-05-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于异层JTL布局布线的超导集成电路设计方法，包括以下步骤：对单元库的单元数据接口进行割分偏置圈的处理，并留出通孔的位置；按照电路逻辑原理图对逻辑单元层上的单元进行布局摆设；采用逻辑单元层的JTL和分路单元进行每个单元的时钟线连接；使用位于与所述逻辑单元层不在同一层的横向JTL布线层和纵向JTL布线层的JTL对每个单元进行数据连接，其中，所述横向JTL布线层的JTL作为单元之间数据横向的布线单元，所述纵向JTL布线层的JTL作为单元之间数据纵向的布线单元，上层的JTL与下层的单元数据接口的位置通过调用通孔实现连接。本发明解决了JTL不利于布线的缺点。
-
公开(公告)号：CN113447795B
公开(公告)日：2023-02-03
申请号：CN202110716594.6
申请日：2021-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种超导单磁通量子电路的测试系统及方法，包括：至少两部分待测电路，及与各待测电路一一对应的偏置参考电路；各待测电路依次连接，后级待测电路的输入端连接前级待测电路的输出端；各待测电路与对应的偏置参考电路接收同一偏置信号，通过所述偏置参考电路的输出信号调整对应偏置信号。本发明的超导单磁通量子电路的测试系统及方法单输入单输出，测试较为快捷方便，且有一定的复杂度，比较容易测出偏置信号但又不至于使得偏置信号的工作范围太大而没有参考意义；本发明为大规模电路的测试的偏置调节提供了参考，能极大地提高测试效率。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.06 seconds)
