公开(公告)号：CN113642280B

公开(公告)日：2024-06-14

申请号：CN202010345034.X

申请日：2020-04-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  辛玲 ,  高小平 ,  王镇

IPC: G06F30/392 ,  G06F30/3953 ,  G06F30/398

Abstract: 本发明提供一种超导集成电路的布局方法，包括：基于标准单元库建立以器件管脚为数据主体的数据库，数据库包括时序及物理信息；基于数据库进行静态时序分析，得到每个管脚的时序信息；基于各管脚的时序信息及器件的逻辑深度确定各管脚的优先级，对优先级高的管脚进行直连，以构造初始布局结果；基于初始布局结果利用最小通道密度算法检查可布线性，若存在不可布线的通道，将挡住布线的器件移开，留出足够的布线空间后走线；否则直接走线。本发明的超导集成电路的布局方法实现了基于版图的静态时序分析算法，继而利用时序分析结果，考虑电路本身多种物理属性，完成自动布局，节省设计面积，同时布局结果无需额外走线资源。

公开(公告)号：CN113642280A

公开(公告)日：2021-11-12

申请号：CN202010345034.X

申请日：2020-04-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  辛玲 ,  高小平 ,  王镇

IPC: G06F30/392 ,  G06F30/3953 ,  G06F30/398

Abstract: 本发明提供一种超导集成电路的布局方法，包括：基于标准单元库建立以器件管脚为数据主体的数据库，数据库包括时序及物理信息；基于数据库进行静态时序分析，得到每个管脚的时序信息；基于各管脚的时序信息及器件的逻辑深度确定各管脚的优先级，对优先级高的管脚进行直连，以构造初始布局结果；基于初始布局结果利用最小通道密度算法检查可布线性，若存在不可布线的通道，将挡住布线的器件移开，留出足够的布线空间后走线；否则直接走线。本发明的超导集成电路的布局方法实现了基于版图的静态时序分析算法，继而利用时序分析结果，考虑电路本身多种物理属性，完成自动布局，节省设计面积，同时布局结果无需额外走线资源。