公开(公告)号：CN114186516A

公开(公告)日：2022-03-15

申请号：CN202010967350.0

申请日：2020-09-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  乔琦 ,  高小平 ,  李秀婷 ,  杨若婷

IPC: G06F30/32 ,  G06F30/33 ,  G06F119/02

Abstract: 本发明提供一种超导数字电路单元库的硬件行为描述方法，包括：定义全局变量并进行程序初始化；并行执行待开发的超导数字电路单元中各超导器件触发动作的规则，基于各超导器件的触发条件实现相应触发动作，每一条规则仅包含一个超导器件的触发动作，各超导器件的触发条件包括信号的输入或前一超导器件的触发；基于各超导器件的触发动作输出相应的结果。本发明的超导数字电路单元库的硬件行为描述方法基于新型拆分式规则描述超导SFQ数字电路逻辑单元库，形成各自独立的规则，规则之间可以自由跳转或者并行运行，因此，能够适应更多的电路实际工作状况，从而提高参数提取准确程度，有效提升电路设计的可靠性。

公开(公告)号：CN111682022B

公开(公告)日：2023-10-31

申请号：CN202010396987.9

申请日：2020-05-12

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  杨若婷 ,  高小平 ,  王镇

IPC: H01L27/02 ,  H10N69/00

Abstract: 本发明涉及一种基于异层JTL布局布线的超导集成电路设计方法，包括以下步骤：对单元库的单元数据接口进行割分偏置圈的处理，并留出通孔的位置；按照电路逻辑原理图对逻辑单元层上的单元进行布局摆设；采用逻辑单元层的JTL和分路单元进行每个单元的时钟线连接；使用位于与所述逻辑单元层不在同一层的横向JTL布线层和纵向JTL布线层的JTL对每个单元进行数据连接，其中，所述横向JTL布线层的JTL作为单元之间数据横向的布线单元，所述纵向JTL布线层的JTL作为单元之间数据纵向的布线单元，上层的JTL与下层的单元数据接口的位置通过调用通孔实现连接。本发明解决了JTL不利于布线的缺点。

公开(公告)号：CN111682022A

公开(公告)日：2020-09-18

申请号：CN202010396987.9

申请日：2020-05-12

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  杨若婷 ,  高小平 ,  王镇

IPC: H01L27/02 ,  H01L27/18

Abstract: 本发明涉及一种基于异层JTL布局布线的超导集成电路设计方法，包括以下步骤：对单元库的单元数据接口进行割分偏置圈的处理，并留出通孔的位置；按照电路逻辑原理图对逻辑单元层上的单元进行布局摆设；采用逻辑单元层的JTL和分路单元进行每个单元的时钟线连接；使用位于与所述逻辑单元层不在同一层的横向JTL布线层和纵向JTL布线层的JTL对每个单元进行数据连接，其中，所述横向JTL布线层的JTL作为单元之间数据横向的布线单元，所述纵向JTL布线层的JTL作为单元之间数据纵向的布线单元，上层的JTL与下层的单元数据接口的位置通过调用通孔实现连接。本发明解决了JTL不利于布线的缺点。

公开(公告)号：CN107704649A

公开(公告)日：2018-02-16

申请号：CN201710727195.3

申请日：2017-08-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  杨若婷 ,  李冠群 ,  应利良 ,  王镇

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明提供一种约瑟夫森结电路模型和超导集成电路结构及建立方法，所述电路模型建立方法包括：在仿真软件中定义nano-bridge约瑟夫森结的结类型定义语句，并根据结类型定义语句建立初级电路模型；对初级电路模型进行测试，得到相应测试曲线；提供一基于nano-bridge约瑟夫森结的超导器件，并通过对其进行测试，得到相应测试曲线；通过将得到的测试曲线进行对比拟合，并根据对比拟合结果修改初级电路模型，进而得到所述电路模型。通过本发明所述结构和建立方法，解决了现有仿真软件中没有nano-bridge约瑟夫森结电路模型及无法使用nano-bridge约瑟夫森结实现超导集成电路设计的问题。