-
公开(公告)号：CN113540242A
公开(公告)日：2021-10-22
申请号：CN202110052353.6
申请日：2021-01-15
Applicant: 株式会社东芝
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第1半导体构件、第2半导体构件、第3半导体构件、第3电极、第1导电构件以及绝缘构件。连接构件的至少一部分处于第2半导体构件的第1半导体区域与第3电极之间。绝缘构件的第5部分处于第1半导体区域与连接构件之间。第5部分与第1半导体区域以及连接构件相接。
-
公开(公告)号：CN107689239B
公开(公告)日：2021-07-13
申请号：CN201710158433.3
申请日：2017-03-17
Applicant: 株式会社东芝
IPC: G11C11/16
Abstract: 实施方式涉及一种非易失性存储器。降低磁存储器的写入错误率。实施方式的非易失性存储器具备：导线(11)，具有第1部分(E1)、第2部分(E2)、以及它们之间的第3部分(E3)；存储元件(MTJ)，具备第1磁性层(FL)、第2磁性层(RL)、以及它们之间的非磁性层(TN)，第1磁性层(FL)连接于第3部分(E3)；以及电路，使写入电流流经所述第1部分和第2部分(E1、E2)之间，对第2磁性层(RL)施加第1电位，在使第2磁性层(RL)从第1电位改变为第2电位之后，切断流过第1部分和第2部分(E1、E2)之间的写入电流。
-
公开(公告)号：CN106875969B
公开(公告)日：2019-10-11
申请号：CN201610811820.8
申请日：2016-09-09
Applicant: 株式会社东芝
IPC: G11C11/16
Abstract: 本发明涉及磁存储器，具备：导电层，具有第1端子及第2端子；多个磁阻元件，相互间隔地配置于所述第1端子与所述第2端子之间的所述导电层，各磁阻元件具有参照层、配置于所述参照层与所述导电层之间的存储层以及配置于所述存储层与所述参照层之间的非磁性层；以及电路，对所述多个磁阻元件的所述参照层施加第1电位，并且使第1写入电流在所述第1端子与第2端子之间流过，对所述多个磁阻元件中的应该写入数据的磁阻元件的所述参照层施加第2电位并且使与所述第1写入电流反向的第2写入电流在所述第1端子与第2端子之间流过。
-
公开(公告)号：CN107689239A
公开(公告)日：2018-02-13
申请号：CN201710158433.3
申请日：2017-03-17
Applicant: 株式会社东芝
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C11/161 , G11C11/1673
Abstract: 实施方式涉及一种非易失性存储器。降低磁存储器的写入错误率。实施方式的非易失性存储器具备：导线(11)，具有第1部分(E1)、第2部分(E2)、以及它们之间的第3部分(E3)；存储元件(MTJ)，具备第1磁性层(FL)、第2磁性层(RL)、以及它们之间的非磁性层(TN)，第1磁性层(FL)连接于第3部分(E3)；以及电路，使写入电流流经所述第1部分和第2部分(E1、E2)之间，对第2磁性层(RL)施加第1电位，在使第2磁性层(RL)从第1电位改变为第2电位之后，切断流过第1部分和第2部分(E1、E2)之间的写入电流。
-
公开(公告)号：CN102194848B
公开(公告)日：2014-06-25
申请号：CN201010294132.1
申请日：2010-09-21
Applicant: 株式会社东芝
CPC classification number: H01L29/66984 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C11/1677 , G11C11/1697 , H01L27/224 , H01L43/08
Abstract: 本发明提供一种自旋存储器和自旋晶体管，该自旋存储器具备包括铁磁性层叠膜的存储器单元，所述铁磁性层叠膜具有由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按该顺序或者相反顺序层叠而成的层叠结构，第3铁磁性层和第2铁磁性层经由第2非磁性层而反铁磁性地交换耦合，在铁磁性层叠膜中从第1铁磁性层向第3铁磁性层流通单一方向的电流，根据电流的大小对第1铁磁性层进行不同磁化状态的写入，并且进行从第1铁磁性层的读出。
-
Patent Agency Ranking
公开(公告)号：CN101483428B
公开(公告)日：2012-01-11
申请号：CN200910002015.0
申请日：2009-01-08
Applicant: 株式会社东芝
IPC: H03K19/0944 , G11C11/16
CPC classification number: H03K19/1733 , G11C11/161 , G11C11/1675 , G11C11/1697
Abstract: 可以提供一个可重新配置逻辑电路，可以采用该可重新配置逻辑电路实现高集成度。可重新配置逻辑电路包括：包括多个自旋MOSFET和选择部分的多路复用器，每个所述自旋MOSFET具有包含磁材料的源极和漏极，并且所述选择部分包括多个MOSFET，并且基于从控制线传输的控制数据，从多个自旋MOSFET中选择一个自旋MOSFET；确定电路，其确定由选择部分选择的所选择的自旋MOSFET的源极和漏极的磁材料的磁化处于第一状态还是第二状态；以及第一和第二写电路，其通过提供在所选择的自旋MOSFET的源极和漏极之间流动的写电流，分别将所选择的自旋MOSFET的源极和漏极的磁材料的磁化置于第第二和第一状态。
-
公开(公告)号：CN102194848A
公开(公告)日：2011-09-21
申请号：CN201010294132.1
申请日：2010-09-21
Applicant: 株式会社东芝
CPC classification number: H01L29/66984 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C11/1677 , G11C11/1697 , H01L27/224 , H01L43/08
Abstract: 本发明提供一种自旋存储器和自旋晶体管，该自旋存储器具备包括铁磁性层叠膜的存储器单元，所述铁磁性层叠膜具有由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按该顺序或者相反顺序层叠而成的层叠结构，第3铁磁性层和第2铁磁性层经由第2非磁性层而反铁磁性地交换耦合，在铁磁性层叠膜中从第1铁磁性层向第3铁磁性层流通单一方向的电流，根据电流的大小对第1铁磁性层进行不同磁化状态的写入，并且进行从第1铁磁性层的读出。
-
公开(公告)号：CN102148055A
公开(公告)日：2011-08-10
申请号：CN201010509925.0
申请日：2010-10-14
Applicant: 株式会社东芝
IPC: G11C11/16
CPC classification number: G11C14/0081
Abstract: 本发明提供使用自旋MOS晶体管的非易失性存储器电路，其具备：第一p沟道MOS晶体管，具有作为源极和漏极中的一个的第一电极和作为另一个的第二电极；第二p沟道MOS晶体管，具有作为源极和漏极中的一个的第三电极和作为另一个的第四电极；第一n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第五电极和作为另一个的第六电极；第二n沟道自旋MOS晶体管，具有作为源极和漏极中的一个的第七电极和作为另一个的第八电极；第一n沟道MOS晶体管，具有作为源极和漏极中的一个的第九电极和作为另一个的第十电极；以及第二n沟道MOS晶体管，具有作为源极和漏极中的一个的第十一电极和作为另一个的第十二电极。
-
公开(公告)号：CN101546600A
公开(公告)日：2009-09-30
申请号：CN200910129709.0
申请日：2009-03-24
Applicant: 株式会社东芝
CPC classification number: G11C14/0081 , G11C11/161 , G11C11/1675 , G11C11/1693 , G11C13/0004 , G11C13/0007 , G11C13/02 , G11C2213/31 , G11C2213/32 , H03K19/0944 , H03K19/18
Abstract: 本发明提供一种半导体集成电路，其特征在于，具备：N沟道型自旋FET(SN1)，在其源端以及漏端间具有取高电阻状态和低电阻状态之一的磁隧道结或半导体－磁性体结，在栅端输入输入信号，在源端施加第一电源电位，漏端与输出端相连接；P沟道型FET(P1)，在其栅端输入时钟信号，在源端施加比上述第一电源电位高的第二电源电位，漏端与上述输出端相连接；后级电路(12)，其输入端与上述输出端相连接；以及控制电路(11)，在使上述P沟道型FET(P1)导通而开始了上述输出端的充电之后，使上述P沟道型FET(P1)截止从而结束上述充电，并将上述输入信号提供给上述N沟道型自旋FET(SN1)的栅端。
-
公开(公告)号：CN101140952A
公开(公告)日：2008-03-12
申请号：CN200710149786.3
申请日：2007-09-05
Applicant: 株式会社东芝
CPC classification number: H01L29/66984 , B82Y25/00 , H01F10/1936 , H01F10/3254 , H01F10/3272
Abstract: 一种自旋MOSFET，包括：半导体衬底；第一磁性膜，该第一磁性膜形成在该半导体衬底上且包括第一铁磁层，该第一铁磁层的磁化方向固定；第二磁性膜，该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开，并且包括磁化自由层、第一非磁性层以及磁化固定层，其中该第一非磁性层是隧道绝缘体且设置在该磁化自由层上，该磁化固定层设置在该第一非磁性层上，该磁化自由层的磁化方向可变而该磁化固定层的磁化方向固定；栅极绝缘膜，该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上；以及形成在该栅极绝缘膜上的栅电极。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.026 seconds)
