-
公开(公告)号：CN107564853A
公开(公告)日：2018-01-09
申请号：CN201710450329.1
申请日：2017-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/77 , H01L27/088
Abstract: 本发明的实施例使用外延生长工艺形成半导体器件的源极/漏极区域。在实施例中，第一步骤包括使用第一前体、第二前体和蚀刻前体形成源极/漏极区域的块体部分。第二步骤包括用蚀刻剂清洁块体部分，同时将成形掺杂剂引入块体部分以便改变暴露表面的晶体结构。第三步骤包括使用第一前体、第二前体和蚀刻前体形成源极/漏极区域的完成区域。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN106803497A
公开(公告)日：2017-06-06
申请号：CN201611032587.X
申请日：2016-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336 , H01L29/78
CPC classification number: H01L29/7848 , H01L21/02529 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/02636 , H01L21/283 , H01L21/30604 , H01L21/76224 , H01L29/66795 , H01L29/785 , H01L21/823431
Abstract: 本发明的实施例提供了一种制造FinFET的方法，至少包括以下步骤。图案化半导体衬底以在半导体衬底中形成多个沟槽并且在沟槽之间形成至少一个半导体鳍。在沟槽中形成绝缘体。在半导体鳍的部分上方和隔离件的部分上方形成栅极堆叠件。在半导体鳍的通过栅极堆叠件暴露的部分上方形成掺杂有导电掺杂剂的应变材料，并且通过选择性地生长的具有渐变掺杂浓度的体层来形成应变材料。本发明的实施例还提供了一种鳍式场效应晶体管(FinFET)。
-
公开(公告)号：CN104851874A
公开(公告)日：2015-08-19
申请号：CN201410452808.3
申请日：2014-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/535 , H01L21/60
Abstract: 本发明提供了一种半导体器件及其形成方法。半导体器件包括位于第一开口内的第一层上方的铜填料。第一层包括钴和钨。包括钴和钨的第三层位于铜填料和第一层的上方。包括钴和钨的第一层比不具有钴或钨的第一层具有更光滑的侧壁。更光滑的侧壁降低了铜填料内的缺陷，从而增强了铜填料的导电性。第一层和第三层相较于不包括这样层的半导体器件降低了铜填料中的铜扩散。
-
公开(公告)号：CN101256977B
公开(公告)日：2013-06-26
申请号：CN200710136967.2
申请日：2007-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L21/76831 , H01L21/7684
Abstract: 本发明提供一种半导体结构及半导体结构的形成方法。该方法包括如下步骤：形成一介电层于一基底之上；形成一第一非导电阻障层于该介电层上；形成至少一开口，其穿过该第一非导电阻障层而位于该介电层内部；形成一第二非导电阻障层于该第一非导电阻障层之上和该开口内；以及移除至少一部分该第二非导电阻障层，借此至少部分地暴露出该第一非导电阻障层的上表面和该开口的下表面，其中该第一非导电阻障层与该第二非导电阻障层的材料相同并且顶表面等高。通过本发明，不需外加化学机械研磨步骤或电解抛光步骤来移除形成于介电层的上表面和导电层之间的导电阻障层，使得避免或减少在执行化学机械研磨步骤以移除导电阻障层时所导致的介电层损伤。
-
公开(公告)号：CN101256977A
公开(公告)日：2008-09-03
申请号：CN200710136967.2
申请日：2007-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L21/76831 , H01L21/7684
Abstract: 本发明提供一种半导体结构及半导体结构的形成方法。该半导体结构的形成方法包括如下步骤：形成一介电层于一基底之上；形成一第一非导电阻障层于该介电层上；形成至少一开口，其穿过该第一非导电阻障层而位于该介电层内部；形成一第二非导电阻障层于该第一非导电阻障层之上和该开口内；以及移除至少一部分该第二非导电阻障层，借此至少部分地暴露出该第一非导电阻障层的上表面和该开口的下表面。通过本发明，不需外加化学机械研磨步骤或电解抛光步骤来移除形成于介电层的上表面和导电层之间的导电阻障层，使得避免或减少在执行化学机械研磨步骤以移除导电阻障层时所导致的介电层损伤。
-
Patent Agency Ranking
公开(公告)号：CN119789476A
公开(公告)日：2025-04-08
申请号：CN202411852683.3
申请日：2024-12-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本公开实施例的半导体结构包括：衬底；第一源极/漏极部件和第二源极/漏极部件，设置在衬底上方；以及多个纳米结构，在第一源极/漏极部件和第二源极/漏极部件之间延伸。第一源极/漏极部件和第二源极/漏极部件的每个包括与多个纳米结构的侧壁接触的第一外延层以及通过第一外延层与多个纳米结构的侧壁间隔开的第二外延层。第一外延层包括掺杂有碳(C)和硼(B)的半导体材料。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115528087A
公开(公告)日：2022-12-27
申请号：CN202210881121.6
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开提供了一种半导体结构及其形成方法。根据本公开，半导体结构包含多个纳米结构，设置于基板上方，多个内间隔物部件，交错于所述纳米结构。所述纳米结构沿着垂直于基板的方向配置。所述内间隔物部件包含最底部内间隔物部件以及设置于最底部内间隔物部件上方的多个上部内间隔物部件。最底部内间隔物部件沿着所述方向的第一高度大于内间隔物部件的每一个的第二高度。
-
公开(公告)号：CN115132621A
公开(公告)日：2022-09-30
申请号：CN202210633849.7
申请日：2022-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/268
Abstract: 根据一个实施例，本发明提供了半导体处理装置。半导体处理装置包括腔室；位于腔室中用于支撑半导体衬底的基站；围绕基站的预热组件；相对于基站固定并且被配置为将热量引导至半导体衬底的第一加热元件；以及相对于基站可移动并且可操作地将热量引导至半导体衬底的部分的第二加热元件。本发明的实施例还提供了半导体制造的方法。
-
公开(公告)号：CN113690140A
公开(公告)日：2021-11-23
申请号：CN202110226895.0
申请日：2021-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/08 , H01L29/10 , H01L29/78
Abstract: 本发明实施例涉及半导体器件及其制造方法。半导体器件制造包括在衬底上形成在第一方向延伸的鳍。在鳍第一部分上形成栅极，栅极在与第一方向交叉的第二方向延伸。在鳍侧壁上形成鳍掩模层。鳍第二部分凹进，第二部分位于相对的栅极侧。外延源极/漏极形成在凹进的鳍上方。外延源极/漏极结构包括具有第一掺杂浓度的第一层、第二掺杂浓度的第二层和第三掺杂浓度的第三层。第三大于第二浓度，第二大于第一浓度。合并至少相邻的第三层源极/漏极而形成合并的源极/漏极，从相邻鳍的上表面到合并的源极/漏极下表面最高点，在垂直于第一和第二方向的第三方向的高度大于合并的源极/漏极的从源极/漏极的下表面最高点到源极/漏极顶面在第三方向的厚度。
-
公开(公告)号：CN108122771B
公开(公告)日：2021-11-09
申请号：CN201710731144.8
申请日：2017-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明实施例提供了一种用于制造半导体器件的方法和所得到的结构。在实施例中，生长源极/漏极区。一旦生长源极/漏极区，就重新成形源极/漏极区以便去除切面。可以使用蚀刻工艺实施重新成形，由此源极/漏极区的横向蚀刻速率大于源极/漏极区的垂直蚀刻速率。本发明实施例涉及半导体器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.045 seconds)
