-
公开(公告)号：CN115841948A
公开(公告)日：2023-03-24
申请号：CN202210533364.0
申请日：2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/10 , H01L29/78
Abstract: 提供了形成半导体结构的方法和半导体结构。根据本发明的方法包括：在衬底上方形成包括与多个牺牲层交错的多个沟道层的鳍形结构；使鳍形结构的源极/漏极区域凹进，以形成延伸至衬底中并且暴露衬底的部分的源极/漏极凹槽；选择性并且部分使多个牺牲层的侧壁凹进以形成内部间隔件凹槽；在内部间隔件凹槽中形成内部间隔件；在衬底的暴露部分上选择性形成缓冲半导体层；在多个沟道层和缓冲半导体层的侧壁上选择性沉积第一外延层，从而使得缓冲半导体层的顶面完全由第一外延层覆盖；以及在第一外延层和内部间隔件上方沉积第二外延层。
-
公开(公告)号：CN115528087A
公开(公告)日：2022-12-27
申请号：CN202210881121.6
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开提供了一种半导体结构及其形成方法。根据本公开，半导体结构包含多个纳米结构，设置于基板上方，多个内间隔物部件，交错于所述纳米结构。所述纳米结构沿着垂直于基板的方向配置。所述内间隔物部件包含最底部内间隔物部件以及设置于最底部内间隔物部件上方的多个上部内间隔物部件。最底部内间隔物部件沿着所述方向的第一高度大于内间隔物部件的每一个的第二高度。
-
公开(公告)号：CN115132621A
公开(公告)日：2022-09-30
申请号：CN202210633849.7
申请日：2022-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/268
Abstract: 根据一个实施例，本发明提供了半导体处理装置。半导体处理装置包括腔室；位于腔室中用于支撑半导体衬底的基站；围绕基站的预热组件；相对于基站固定并且被配置为将热量引导至半导体衬底的第一加热元件；以及相对于基站可移动并且可操作地将热量引导至半导体衬底的部分的第二加热元件。本发明的实施例还提供了半导体制造的方法。
-
公开(公告)号：CN108122771B
公开(公告)日：2021-11-09
申请号：CN201710731144.8
申请日：2017-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明实施例提供了一种用于制造半导体器件的方法和所得到的结构。在实施例中，生长源极/漏极区。一旦生长源极/漏极区，就重新成形源极/漏极区以便去除切面。可以使用蚀刻工艺实施重新成形，由此源极/漏极区的横向蚀刻速率大于源极/漏极区的垂直蚀刻速率。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN110970487A
公开(公告)日：2020-04-07
申请号：CN201910909568.8
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L21/336
Abstract: 用于形成半导体器件的方法包括图案化衬底以形成带，该带包括第一半导体材料，沿着该带的侧壁形成隔离区域，该带的上部在隔离区域的顶面之上延伸，沿着该带的上部的侧壁和顶面形成伪结构，对该带的上部的暴露部分实施第一蚀刻工艺以形成第一凹槽，该带的暴露部分通过伪结构暴露，在实施第一蚀刻工艺之后，使用第二蚀刻工艺将第一凹槽重塑为具有V形底面，其中，第二蚀刻工艺相对于具有第二取向的第二晶面对具有第一取向的第一晶面具有选择性，以及在重塑第一凹槽中外延生长源极/漏极区域。本发明的实施例还提供了半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN109786333A
公开(公告)日：2019-05-21
申请号：CN201811011635.6
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明为半导体结构的形成方法。本公开实施例说明形成硅锗源极/漏极外延堆叠的方法，其硼掺杂轮廓与锗浓度可诱发外部应力至完全应变的硅锗通道。此方法包含形成一或多个栅极结构于鳍状物上，其中鳍状物包括鳍状物高度、第一侧壁、以及与第一侧壁对向的第二侧壁。方法亦包括形成第一间隔物于鳍状物的第一侧壁上，并形成第二间隔物于鳍状物的第二侧壁上；蚀刻鳍状物以降低栅极结构之间的鳍状物高度；以及蚀刻栅极结构之间的第一间隔物与第二间隔物，使蚀刻后的第一间隔物比蚀刻后的第二间隔物短，且蚀刻后的第一间隔物与蚀刻后的第二间隔物比蚀刻后的鳍状物短。方法还包括形成外延堆叠于栅极结构之间的蚀刻后的鳍状物上。
-
公开(公告)号：CN109216195A
公开(公告)日：2019-01-15
申请号：CN201711283937.4
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06
Abstract: 本发明实施例的方法提供基板，其具有栅极结构于基板的第一侧上；形成凹陷，且凹陷与栅极结构相邻；以及形成具有掺杂的第一半导体层于凹陷中，第一半导体层为非顺应性，且第一半导体层衬垫凹陷并自凹陷底部延伸至凹陷顶部。此方法亦包括形成具有掺杂的第二半导体层于凹陷中及第一半导体层上，且第二半导体层中掺杂的第二浓度大于第一半导体层中掺杂的第一浓度。
-
公开(公告)号：CN108231586A
公开(公告)日：2018-06-29
申请号：CN201710756619.9
申请日：2017-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置的制造方法包含形成栅极堆叠于基底上；成长源极/漏极区相邻于栅极堆叠，源极/漏极区为N型掺杂的硅；于源极/漏极区上成长半导体盖层，半导体盖层具有锗杂质，源极/漏极区不含锗杂质；沉积金属层于半导体盖层上；将金属层和半导体盖层退火，以在源极/漏极区上形成硅化物层，硅化物层具有锗杂质；以及形成金属接触电性耦接至硅化物层。
-
公开(公告)号：CN109216195B
公开(公告)日：2023-06-02
申请号：CN201711283937.4
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06
Abstract: 本发明实施例提供一种鳍状场效晶体管装置及其形成方法，鳍状场效晶体管装置的形成方法包括提供基板，其具有栅极结构于基板的第一侧上；形成凹陷，且凹陷与栅极结构相邻；以及形成具有掺杂的第一半导体层于凹陷中，第一半导体层为非顺应性，且第一半导体层衬垫凹陷并自凹陷底部延伸至凹陷顶部。此方法亦包括形成具有掺杂的第二半导体层于凹陷中及第一半导体层上，且第二半导体层中掺杂的第二浓度大于第一半导体层中掺杂的第一浓度。
-
公开(公告)号：CN108231586B
公开(公告)日：2022-12-02
申请号：CN201710756619.9
申请日：2017-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置的制造方法包含形成栅极堆叠于基底上；成长源极/漏极区相邻于栅极堆叠，源极/漏极区为N型掺杂的硅；于源极/漏极区上成长半导体盖层，半导体盖层具有锗杂质，源极/漏极区不含锗杂质；沉积金属层于半导体盖层上；将金属层和半导体盖层退火，以在源极/漏极区上形成硅化物层，硅化物层具有锗杂质；以及形成金属接触电性耦接至硅化物层。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.038 seconds)
