-
公开(公告)号：CN103295890A
公开(公告)日：2013-09-11
申请号：CN201310208388.X
申请日：2013-05-30
Applicant: 北京大学
IPC: H01L21/28
CPC classification number: H01L21/02321 , H01L21/0206 , H01L21/02178 , H01L21/02181 , H01L21/0234 , H01L21/28255 , H01L21/28264 , H01L21/31155 , H01L21/324 , H01L21/3245 , H01L29/517
Abstract: 本发明公开了一种淀积在锗基或三五族化合物基衬底上的栅介质的处理方法，属于半导体器件领域。该方法具体包括：在锗基或三五族化合物基衬底上淀积高K栅介质后，对高K栅介质进行氟等离子体处理，并在处理过程中施加引导电场，电场使氟离子加速到栅介质表面时能量达到5～50eV，氟等离子体漂移到栅介质中，高K介质中的氟离子的密度与高K介质中氧原子密度比为0.01～0.15∶1。本发明提高了栅介质质量和钝化缺陷效率，减小界面态密度，实现了锗基和三五族化合物基MOS器件性能地提高。
-
公开(公告)号：CN103227283A
公开(公告)日：2013-07-31
申请号：CN201310141859.X
申请日：2013-04-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于TaOx的自整流阻变存储器及其制备方法，制备方法为：1）在衬底制备底电极，通过光刻形成底电极图形；2）对底电极图形区域进行n+/p+离子重掺杂形成底电极；3）在底电极上制备TaOx薄膜，根据底电极的掺杂类型和TaOx杂质能级范围，选择顶电极材料；4）在氧化薄膜上溅射并图形化顶电极，完成制备，得到图形化的衬底部分经过n+/p+重掺杂处理形成的底电极，在顶电极和底电极间的阻变薄膜上有一肖特基接触面和一欧姆接触面的阻变存储器。本发明采用重掺杂Si做基于TaOx的RRAM底电极，并合理选择顶电极和采用合适的操作方法，实现适用于高密度集成的与CMOS工艺完全兼容的自整流存储器。
-
公开(公告)号：CN1182585C
公开(公告)日：2004-12-29
申请号：CN03131044.3
申请日：2003-05-16
Applicant: 北京大学
IPC: H01L29/772 , H01L21/335
Abstract: 本发明提供了一种适用于超深亚微米领域的场效应晶体管及其制备方法。场效应晶体管，包括源漏、栅介质、栅电极、沟道和衬底，在源漏靠近沟道一边的侧面和衬底之间有垂直于沟道方向的第一介质隔离层，该第一介质隔离层顶端与沟道表面之间为源漏和沟道的连接部；在源漏底部和衬底之间有平行于沟道方向的第二介质隔离层，该第二介质层与第一介质隔离层连接成一个“L”形。场效应晶体管的制备，先采用选择性外延技术制备第一介质隔离层，再利用氢氦联合注入形成隐埋空洞层的技术来制备第二介质隔离层。本发明的场效应晶体管采用源漏被介质隔离层包裹的结构，可以有效地控制短沟道效应。
-
公开(公告)号：CN119815903A
公开(公告)日：2025-04-11
申请号：CN202411916365.9
申请日：2024-12-24
Applicant: 北京大学
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，方法包括：在衬底上形成半导体结构，半导体结构至少包括依次堆叠的牺牲层、第一半导体结构和第二半导体结构；刻蚀源漏区域的半导体结构，并在源漏区域的牺牲层对应的区域内填充绝缘材料，以形成占位结构；在占位结构上，通过前道工艺，基于第一半导体结构，形成第一晶体管的第一部分，第一部分至少包括第一源漏结构；基于第二半导体结构，形成第二晶体管；对第二晶体管进行倒片，并暴露占位结构；去除占位结构，以形成第一晶体管的第一源漏接触金属；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层。本申请可以实现顶部晶体管与底部晶体管的自对准接触。
-
公开(公告)号：CN119364884A
公开(公告)日：2025-01-24
申请号：CN202411372588.3
申请日：2024-09-29
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H10F39/18
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该半导体结构包括在第一方向上堆叠设置的第一半导体结构和第二半导体结构，第一半导体结构为互补金属氧化物半导体(CMOS)，第二半导体结构为CMOS图像传感器；该方法包括：在衬底上形成有源结构；有源结构包括第一有源结构和第二有源结构；基于第一有源结构，形成第一半导体结构；第一半导体结构包括第一极性的第一晶体管和第二极性的第二晶体管；倒片并减薄衬底，直至暴露第二有源结构；基于第二有源结构，形成第二半导体结构；第二半导体结构包括第一极性的第三晶体管和图像传感器单元；第三晶体管和图像传感器单元在第二方向上并排设置。
-
Patent Agency Ranking
公开(公告)号：CN119300346A
公开(公告)日：2025-01-10
申请号：CN202411258204.5
申请日：2024-09-09
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上形成依次堆叠的第一有源结构、半导体结构和第二有源结构，第一有源结构的掺杂浓度与第二有源结构的掺杂浓度相同，半导体结构的掺杂浓度与第一有源结构的掺杂浓度不同；基于第一有源结构，形成第一存储器；对第一存储器进行倒片并去除衬底，以暴露第二有源结构和半导体结构；在BL区域内的半导体结构的两侧沉积金属材料，以形成金属结构，金属结构将半导体结构与相邻的半导体结构连通；基于第二有源结构，形成第二存储器，第一存储器的第一源漏结构和第二存储器的第二源漏结构共用半导体结构和金属结构。本申请可以提高存储器的集成度。
-
公开(公告)号：CN119156001A
公开(公告)日：2024-12-17
申请号：CN202411136041.3
申请日：2024-08-19
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备，方法包括：在衬底上形成依次堆叠的第一半导体结构和第一有源结构，第一半导体结构的掺杂浓度与第二有源结构的掺杂浓度相同；在第一半导体结构上靠近第一有源结构的区域内进行离子注入，以形成位于第一半导体结构和第一有源结构之间的BL结构，第一半导体结构、BL结构和第一有源结构在BL区域自对准；基于第一有源结构，形成第一存储器；对第一存储器进行倒片并去除衬底，以暴露第一半导体结构；在BL区域刻蚀第一半导体结构，形成第二有源结构；基于第二有源结构，形成第二存储器，第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。
-
公开(公告)号：CN119133103A
公开(公告)日：2024-12-13
申请号：CN202411109208.7
申请日：2024-08-13
Applicant: 北京大学
IPC: H01L21/8234 , H01L21/8238 , H01L27/092 , H01L27/07 , H01L29/78 , H01L21/762
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：提供一衬底；衬底包括横向扩散区域和核心区域；在横向扩散区域进行离子注入，以形成P型阱区和N型漂移区；刻蚀横向扩散区域和核心区域，以形成鳍状结构；鳍状结构包括沿第一方向堆叠设置的第一鳍状结构和第二鳍状结构；对第一鳍状结构进行第一鳍切处理，以形成第一鳍切沟槽；在第一鳍切沟槽中填充氧化物；基于第一鳍状结构，形成第一晶体管；倒片并去除衬底；对第二鳍状结构进行第二鳍切处理，以形成第二鳍切沟槽；在第二鳍切沟槽中填充氧化物；基于第二鳍状结构，形成第二晶体管。通过本申请，可以实现横向扩散器件与堆叠晶体管之间的工艺兼容。
-
公开(公告)号：CN118943140A
公开(公告)日：2024-11-12
申请号：CN202410923757.1
申请日：2024-07-10
Applicant: 北京大学
IPC: H01L27/085 , H01L27/092 , H01L29/06 , H01L29/41 , H01L21/82 , H01L21/8238
Abstract: 本申请提供一种半导体结构、半导体结构的制备方法、器件及设备。半导体结构，包括：第一正面晶体管和第二正面晶体管；第一背面晶体管和第二背面晶体管；第一介质墙结构；第一正面晶体管和第二正面晶体管对称设置在第一介质墙结构的两侧；第二介质墙结构；第一背面晶体管和第二背面晶体管对称设置在第二介质墙结构的两侧；第一电源轨结构；第一电源轨结构与正面晶体管的源漏结构或背面晶体管的源漏结构连接；第二电源轨结构；第二电源轨结构与背面晶体管的源漏结构或正面晶体管的源漏结构连接；其中，第一电源轨结构和第二电源轨结构堆叠设置在第一介质墙结构和第二介质墙结构之间；第一电源轨结构的正投影和第二电源轨结构的正投影重叠。
-
公开(公告)号：CN118742010A
公开(公告)日：2024-10-01
申请号：CN202410882985.9
申请日：2024-07-03
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H10B10/00 , H01L23/538
Abstract: 本发明提供了一种埋置电源轨的垂直沟道静态随机存取存储器，属于超大规模集成电路制造技术领域。本发明SRAM单元包括半导体衬底、埋入式电源轨BPR、垂直沟道晶体管、金属互连层；半导体衬底包括第一有源区、第二有源区和第三有源区，BPR置于半导体衬底内或浅沟道隔离STI中，垂直沟道晶体管包括在第一有源区内的第一选通晶体管PG1和第二下拉晶体管PD2、在第二有源区内的第一上拉晶体管PU1和第二上拉晶体管PU2、在第三有源区内的第一下拉晶体管PD1和第二选通晶体管PG2，通过金属互连形成晶体管之间的内部互连。本发明能降低SRAM单元面积，减小互连寄生电阻和电容，降低SRAM单元性能延迟，减少互连线上功耗。
-
-
-
-
-
-
-
-
-
Search Results
224
records
(took 0.06 seconds)
