-
公开(公告)号：CN117135908A
公开(公告)日：2023-11-28
申请号：CN202310096672.6
申请日：2023-01-19
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：衬底和在衬底上的绝缘层；绝缘层上的第一外围有源区和第二外围有源区，均具有第一表面和相对的第二表面；器件隔离层，在第一外围有源区与第二外围有源区之间以隔离第一外围有源区和第二外围有源区；位线，连接到第一外围有源区的第一表面和第二外围有源区的第一表面中的至少一个第一表面；第一栅绝缘层和第二栅绝缘层，分别设置在第一外围有源区的第二表面和第二外围有源区的第二表面上；第一外围栅电极和第二外围栅电极，第一外围栅电极设置在第一栅绝缘层上，第二外围栅电极设置在第二栅绝缘层上；以及接触图案，连接到位线，其中，第一外围有源区和第二外围有源区中的每一个通过绝缘层相对于衬底浮置。
-
公开(公告)号：CN116598288A
公开(公告)日：2023-08-15
申请号：CN202310133841.9
申请日：2023-02-10
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B12/00
Abstract: 一种集成电路器件，包括：衬底，具有有源区域；衬底上的位线结构，位线结构在其每个侧壁上具有绝缘间隔物；在位线结构之间的掩埋接触部，掩埋接触部连接到有源区域；每个位线结构上的绝缘封盖图案；阻挡导电层，覆盖绝缘封盖图案的侧表面以及绝缘间隔物的上表面和侧表面；以及着接焊盘，电连接到掩埋接触部，着接焊盘在绝缘封盖图案和阻挡导电层上与位线结构中的一个位线结构竖直地重叠。
-
公开(公告)号：CN116568026A
公开(公告)日：2023-08-08
申请号：CN202310118648.8
申请日：2023-02-03
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触，存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构，间隔物结构在位线接触图案的侧壁上，间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。该半导体器件包括电连接到存储节点接触的电容器结构。
-
公开(公告)号：CN116249352A
公开(公告)日：2023-06-09
申请号：CN202211547867.X
申请日：2022-12-05
Applicant: 三星电子株式会社
Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。
-
公开(公告)号：CN114188324A
公开(公告)日：2022-03-15
申请号：CN202110658864.2
申请日：2021-06-15
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 公开了半导体装置。所述半导体装置可以包括：有源图案；栅极结构，在有源图案的上部中；位线结构，在有源图案上；下间隔件结构，在位线结构的侧壁的下部上；以及上间隔件结构，在位线结构的侧壁的上部上。下间隔件结构包括顺序地堆叠的第一下间隔件和第二下间隔件，第一下间隔件接触位线结构的侧壁的下部且不包括氮，并且第二下间隔件包括与第一下间隔件不同的材料。上间隔件结构的接触位线结构的侧壁的上部的部分包括与第一下间隔件不同的材料。
-
Patent Agency Ranking
公开(公告)号：CN108010882B
公开(公告)日：2021-09-21
申请号：CN201711021196.2
申请日：2017-10-27
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。
-
公开(公告)号：CN113345898A
公开(公告)日：2021-09-03
申请号：CN202110188281.8
申请日：2021-02-18
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 半导体器件包括：元件隔离区；第一有源区，由元件隔离区界定并且沿第一方向延伸，第一有源区包括设置在第一高度处的第一部分和第二部分以及设置在位于第一高度上方的第二高度处的第三部分；以及栅电极，设置在元件隔离区和第一有源区中的每一个内并且沿不同于第一方向的第二方向延伸。第二部分沿第一方向与第一部分间隔开，并且第三部分与第一部分和第二部分中的每一个接触。第一部分沿第二方向的第一宽度小于第三部分沿第二方向的第二宽度。
-
公开(公告)号：CN112582417A
公开(公告)日：2021-03-30
申请号：CN202010867759.5
申请日：2020-08-26
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体器件，所述半导体器件包括：器件隔离层，限定第一有源区域和第二有源区域；掩埋接触件，连接到第二有源区域；以及第一位线结构和第二位线结构，设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。
-
公开(公告)号：CN112310082A
公开(公告)日：2021-02-02
申请号：CN202010741490.6
申请日：2020-07-29
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/528
Abstract: 提供了一种半导体装置。该半导体装置包括：衬底；位线结构，其设置在衬底上；沟槽，其与位线结构的至少一侧相邻；存储接触结构，其设置在沟槽内，并且包括按次序堆叠的存储接触件、硅化物层和存储焊盘；以及间隔件结构，其设置在位线结构与存储接触结构之间。
-
公开(公告)号：CN112054027A
公开(公告)日：2020-12-08
申请号：CN202010257913.7
申请日：2020-04-03
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/02
Abstract: 本发明提供一种半导体器件，该半导体器件包括：基板；在基板上的位线结构；接触插塞结构，与位线结构相邻并且沿垂直于基板的上表面的竖直方向延伸；以及电容器，电连接到接触插塞结构。接触插塞结构包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案具有L形横截面。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.035 seconds)
