-
公开(公告)号：CN106571364A
公开(公告)日：2017-04-19
申请号：CN201610857459.2
申请日：2016-09-27
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提供了集成电路装置及其制造方法。集成电路装置包括从器件间隔离区的表面突出的双峰突起。为了制造该集成电路装置，在衬底的器件间隔离区中形成多个凹槽，通过部分地去除多个凹槽之间的衬底的表面来形成凹坑，通过蚀刻器件区和器件间隔离区中的衬底，在器件区中形成至少一个鳍式有源区域，并且在器件间隔离区中从衬底的表面形成双峰突起。
-
公开(公告)号：CN106486380A
公开(公告)日：2017-03-08
申请号：CN201610720187.1
申请日：2016-08-24
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28
Abstract: 制造半导体器件的方法被提供。所述方法可以包括：形成从衬底突出的鳍型有源区；形成覆盖鳍型有源区的顶表面和两侧壁的栅绝缘膜。栅绝缘膜可以包括高k电介质膜。所述方法还可以包括：在栅绝缘膜上形成含金属层；在含金属层上形成包含氢原子的硅覆盖层；去除硅覆盖层中包含的氢原子的一部分；去除硅覆盖层和至少一部分含金属层；以及在栅绝缘膜上形成栅电极。栅电极可以覆盖鳍型有源区的顶表面和两个侧壁。
-
公开(公告)号：CN111785688B
公开(公告)日：2023-12-08
申请号：CN202010589566.8
申请日：2017-06-19
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H10B10/00
Abstract: 本公开提供了制造集成电路器件的方法。一种制造集成电路器件的方法包括：在基板的第一区域中形成第一鳍型有源区以及在所述基板的第二区域中形成第二鳍型有源区；在所述基板上形成间隔物层，所述间隔物层覆盖所述第一鳍型有源区和所述第二鳍型有源区；以及蚀刻所述间隔物层、所述第一鳍型有源区和所述第二鳍型有源区以同时形成所述第一鳍型有源区上的第一凹陷、所述第二鳍型有源区上的第二凹陷以及第一鳍绝缘间隔物，所述第一鳍绝缘间隔物是所述间隔物层的第一剩余部分，该第一剩余部分覆盖所述第一凹陷下面的所述第一鳍型有源区的侧壁。
-
公开(公告)号：CN115692423A
公开(公告)日：2023-02-03
申请号：CN202211405327.8
申请日：2016-09-20
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L29/49 , H01L29/51 , H01L29/78
Abstract: 提供了集成电路装置及其制造方法。所述集成电路装置包括：第一栅极堆叠件，形成在第一高介电层上并包括第一含逸出功调节金属结构；第二栅极堆叠件，形成在第二高介电层上并包括具有比第一含逸出功调节金属结构的氧含量大的氧含量的第二含逸出功调节金属结构。
-
公开(公告)号：CN107068537B
公开(公告)日：2022-04-12
申请号：CN201610978132.0
申请日：2016-11-07
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L29/423 , C23C16/44
Abstract: 本文中提供材料层、包括材料层的半导体器件、以及形成材料层和半导体器件的方法。形成SiOCN材料层的方法可包括：将硅源供应至基底上，将碳源供应至所述基底上，将氧源供应至所述基底上，将氮源供应至所述基底上，和将氢供应至所述基底上。当根据本发明构思的方法形成材料层时，可形成具有高的对湿蚀刻的耐受性和/或良好的电特性的材料层，并且所述材料层可甚至当在低温下实施所述方法时形成。
-
Patent Agency Ranking
公开(公告)号：CN106803505B
公开(公告)日：2021-08-17
申请号：CN201610943366.1
申请日：2016-11-01
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/08 , H01L29/06
Abstract: 公开一种半导体装置，所述半导体装置包括：具有侧壁的有源图案，由设置在基底上的器件隔离图案限定，并具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，位于有源图案的侧壁上；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处。衬里绝缘层包括第一衬里绝缘层和具有比第一衬里绝缘层的顶表面高的顶表面的第二衬里绝缘层。每一个源/漏区包括由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面的第一部分和从第二衬里绝缘层向上突出的第二部分。
-
公开(公告)号：CN106972053B
公开(公告)日：2020-10-13
申请号：CN201611093812.0
申请日：2016-12-01
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件。该半导体器件包括：包含第一区域和第二区域的基板；在第一区域中的第一和第二栅电极，在基板上彼此平行地形成并且彼此间隔开第一距离；在第二区域中的第三和第四栅电极，在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离；在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽；在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽；填充第一凹槽的第一外延源极/漏极；以及填充第二凹槽的第二外延源极/漏极，其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。
-
公开(公告)号：CN106486380B
公开(公告)日：2019-11-26
申请号：CN201610720187.1
申请日：2016-08-24
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28
Abstract: 制造半导体器件的方法被提供。所述方法可以包括：形成从衬底突出的鳍型有源区；形成覆盖鳍型有源区的顶表面和两侧壁的栅绝缘膜。栅绝缘膜可以包括高k电介质膜。所述方法还可以包括：在栅绝缘膜上形成含金属层；在含金属层上形成包含氢原子的硅覆盖层；去除硅覆盖层中包含的氢原子的一部分；去除硅覆盖层和至少一部分含金属层；以及在栅绝缘膜上形成栅电极。栅电极可以覆盖鳍型有源区的顶表面和两个侧壁。
-
公开(公告)号：CN107046054A
公开(公告)日：2017-08-15
申请号：CN201710064371.X
申请日：2017-02-04
Applicant: 三星电子株式会社
CPC classification number: H01L27/0922 , H01L21/823842 , H01L21/823857 , H01L27/092 , H01L27/0924 , H01L28/00 , H01L29/0642 , H01L29/0649 , H01L29/10 , H01L29/78
Abstract: 提供了一种半导体装置，所述半导体装置包括：第一有源区域和第二有源区域以及在第一有源区域与第二有源区域之间并且接触第一有源区域和第二有源区域的场绝缘膜；栅电极结构，横越第一有源区域和第二有源区域以及场绝缘膜，其中，栅电极结构包括第一部分、第二部分和第三部分，第一部分横跨第一有源区域和场绝缘膜设置，第二部分横跨第二有源区域和场绝缘膜设置，第三部分接触第一部分和第二部分。栅电极结构包括具有插入膜和在插入膜上的填充膜的栅电极，插入膜横越第一有源区域和第二有源区域以及场绝缘膜。在第三部分中的栅电极的厚度不同于在第一部分和第二部分中的栅电极的厚度。
-
公开(公告)号：CN107039436A
公开(公告)日：2017-08-11
申请号：CN201710017588.5
申请日：2017-01-11
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L27/0886 , H01L21/02636 , H01L21/823418 , H01L21/823431 , H01L21/823437 , H01L21/823814 , H01L21/823821 , H01L21/823864 , H01L23/26 , H01L27/0924 , H01L29/0847 , H01L29/16 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/6656 , H01L29/66636 , H01L29/7848 , H01L29/7851
Abstract: 本申请公开了一种半导体器件及其制造方法以及半导体结构。所述半导体器件包括：衬底上的有源鳍；有源鳍上的栅极结构；栅极结构的侧壁上的栅极间隔件结构；以及在有源鳍邻近栅极间隔件结构的至少一部分上的源极/漏极层。所述栅极间隔件结构包括顺序地堆叠的湿法刻蚀停止图案、含氧硅图案和除气阻止图案。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.031 seconds)
