公开(公告)号：CN118366958A

公开(公告)日：2024-07-19

申请号：CN202410068919.8

申请日：2024-01-17

Applicant: 三星电子株式会社

Inventor： 崔佳银 ,  崔祐荣 ,  尹灿植

IPC: H01L23/522 ,  H01L23/528 ,  H10B12/00 ,  H01L21/76 ,  H01L21/768

Abstract: 一种半导体装置包括：衬底上的有源图案；有源图案的上部中的栅极结构；有源图案上的位线结构；位线结构的侧壁上的间隔件结构，间隔件结构包括绝缘材料；以及有源图案的与位线结构相邻的部分上的下接触插塞，下接触插塞接触间隔件结构，其中，间隔件结构包括至少具有两个曲面和设置在这两个曲面之间并且接触这两个曲面的顶点的层。

公开(公告)号：CN118284038A

公开(公告)日：2024-07-02

申请号：CN202311772683.8

申请日：2023-12-21

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李泓浚

IPC: H10B12/00

Abstract: 一种半导体器件包括：有源图案，所述有源图案位于衬底上；栅极结构；导电填充图案；以及位线结构，所述位线结构位于所述导电填充图案上。所述栅极结构延伸穿过所述有源图案的上部，并且具有比所述有源图案的上表面高的上表面。所述导电填充图案包括位于所述有源图案上的下部和位于其上的上部。所述下部接触所述栅极结构的上侧壁，并且所述上部的宽度大于所述下部的宽度。

公开(公告)号：CN117956787A

公开(公告)日：2024-04-30

申请号：CN202311124026.2

申请日：2023-09-01

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  尹灿植

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括单元区域连接区域；单元字线，所述单元字线在所述衬底的所述单元区域上跨所述多个有源区域沿第一水平方向延伸；单元位线，所述单元位线包括单元金属导电图案，所述单元金属导电图案在所述衬底的所述单元区域上沿第二水平方向延伸；以及连接位线，所述连接位线包括连接金属导电图案，所述连接金属导电图案在所述衬底的所述连接区域上沿所述第二水平方向延伸。所述连接位线的顶表面可以位于等于或低于所述单元位线的顶表面的垂直高度，并且所述连接金属导电图案在垂直方向上的高度等于或大于所述单元金属导电图案在所述垂直方向上的高度。

公开(公告)号：CN117295329A

公开(公告)日：2023-12-26

申请号：CN202310634943.9

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴素贤 ,  尹灿植 ,  崔东珉 ,  高承甫 ,  金孝燮 ,  裵镇国 ,  郑宇真 ,  车银京 ,  安濬爀

IPC: H10B12/00 ,  H01L23/528

Abstract: 可以提供一种半导体器件，所述半导体器件包括：第一接触插塞结构，所述第一接触插塞结构位于衬底上；下间隔物结构，所述下间隔物结构位于所述第一接触插塞结构的侧壁上；以及位线结构，所述位线结构位于所述第一接触插塞结构上，并且包括在与所述衬底的上表面基本垂直的垂直方向上堆叠的导电结构和绝缘结构。所述第一接触插塞结构可以包括接触所述衬底的所述上表面的导电焊盘、位于所述导电焊盘上的欧姆接触图案和位于所述欧姆接触图案上的导电填充图案。所述导电填充图案可以包括金属，并且包括具有相对大的宽度的下部和具有相对小的宽度的上部。所述下间隔物结构可以接触所述导电填充图案的侧壁。

公开(公告)号：CN116613198A

公开(公告)日：2023-08-18

申请号：CN202310121291.9

申请日：2023-02-16

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李基硕

IPC: H01L29/423 ,  H01L27/02

Abstract: 一种半导体装置包括：基板，其具有有源区域；以及栅极结构，其与有源区域交叉。栅极结构可包括：栅极图案，其在垂直于基板的底表面的第一方向上穿透有源区域的上部；含金属图案，其在栅极图案上；以及势垒图案，其插置在栅极图案和含金属图案之间并且延伸以面向含金属图案的相对侧表面。

公开(公告)号：CN116568026A

公开(公告)日：2023-08-08

申请号：CN202310118648.8

申请日：2023-02-03

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  尹灿植 ,  金根楠

IPC: H10B12/00 ,  H01L29/06

Abstract: 一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触，存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构，间隔物结构在位线接触图案的侧壁上，间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。该半导体器件包括电连接到存储节点接触的电容器结构。

公开(公告)号：CN107045974B

公开(公告)日：2021-11-02

申请号：CN201710061548.0

申请日：2017-01-26

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李基硕 ,  金桐耳吾

IPC: H01L21/027

Abstract: 一种制造半导体器件的方法包括在包含第一区和第二区的衬底上形成第一模型图案的特征，以及从第一区到第二区形成覆盖第一模型图案的第一绝缘层。该方法还包括在第二区中的第一绝缘层上形成光致抗蚀剂图案，从第一区到第二区形成覆盖第一区中的第一绝缘层和第二区中的光致抗蚀剂图案的第二绝缘层，蚀刻第二绝缘层，去除光致抗蚀剂图案，以及形成在第一区中具有第一宽度的第一双重图案化技术图案和在第二区中具有第二宽度的第二双重图案化技术图案，其中第二宽度不同于所述第一宽度。

公开(公告)号：CN108010882B

公开(公告)日：2021-09-21

申请号：CN201711021196.2

申请日：2017-10-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金大益 ,  金根楠 ,  金奉秀 ,  朴济民 ,  尹灿植 ,  黄有商

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。

公开(公告)号：CN107305837B

公开(公告)日：2021-03-30

申请号：CN201710152713.3

申请日：2017-03-15

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李基硕 ,  金桐吾 ,  金容才

IPC: H01L21/02 ,  H01L21/74

Abstract: 提供了用于制造半导体器件的方法。所述方法包括：在基底中形成在第一方向上延伸的栅极线，在栅极线的侧表面上形成杂质区，在基底上形成绝缘膜图案，绝缘膜图案在第一方向上延伸并且包括被构造为暴露杂质区的第一通孔，在第一通孔上形成阻挡金属层，形成填充第一通孔并且电连接到杂质区的导电线接触件，在导电线接触件和绝缘膜图案上形成第一掩模图案，第一掩模图案在与第一方向不同的第二方向上延伸，第一掩模图案包括第一开口，通过利用第一掩模图案执行光刻工艺形成接合垫，通过部分地蚀刻阻挡金属层去除阻挡金属层的角部。

公开(公告)号：CN108987406A

公开(公告)日：2018-12-11

申请号：CN201810494130.3

申请日：2018-05-22

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李昊仁 ,  李基硕 ,  朴济民

IPC: H01L27/11568

CPC classification number: H01L29/0649 ,  G11C11/4085 ,  H01L21/76232 ,  H01L27/10814 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11568

Abstract: 本发明提供一种集成电路器件和制造该集成电路器件的方法，其中该集成电路器件包括具有沿平行于衬底的上表面的方向彼此分开的第一区域和第二区域的衬底。界面器件隔离层填充在第一区域与第二区域之间的界面区域中的界面沟槽，并且限定位于第一区域中的第一有源区的一部分和位于第二区域中的第二有源区的一部分。绝缘图案从第一区域延伸到界面器件隔离层的上部分。绝缘图案覆盖界面器件隔离层的至少一部分和第一有源区。绝缘图案在界面器件隔离层的上表面上限定底切区域。掩埋图案实质上填充底切区域。