-
公开(公告)号:CN108400130B
公开(公告)日:2022-07-12
申请号:CN201810127428.0
申请日:2018-02-07
Applicant: 三星电子株式会社
IPC: H01L23/535
Abstract: 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
公开(公告)号:CN107305837B
公开(公告)日:2021-03-30
申请号:CN201710152713.3
申请日:2017-03-15
Applicant: 三星电子株式会社
Abstract: 提供了用于制造半导体器件的方法。所述方法包括:在基底中形成在第一方向上延伸的栅极线,在栅极线的侧表面上形成杂质区,在基底上形成绝缘膜图案,绝缘膜图案在第一方向上延伸并且包括被构造为暴露杂质区的第一通孔,在第一通孔上形成阻挡金属层,形成填充第一通孔并且电连接到杂质区的导电线接触件,在导电线接触件和绝缘膜图案上形成第一掩模图案,第一掩模图案在与第一方向不同的第二方向上延伸,第一掩模图案包括第一开口,通过利用第一掩模图案执行光刻工艺形成接合垫,通过部分地蚀刻阻挡金属层去除阻挡金属层的角部。
-
公开(公告)号:CN107305837A
公开(公告)日:2017-10-31
申请号:CN201710152713.3
申请日:2017-03-15
Applicant: 三星电子株式会社
CPC classification number: H01L21/027 , G03F1/38 , H01L21/02107 , H01L21/02697 , H01L27/0207 , H01L27/10888 , H01L21/02225 , H01L21/02227 , H01L21/74
Abstract: 提供了用于制造半导体器件的方法。所述方法包括:在基底中形成在第一方向上延伸的栅极线,在栅极线的侧表面上形成杂质区,在基底上形成绝缘膜图案,绝缘膜图案在第一方向上延伸并且包括被构造为暴露杂质区的第一通孔,在第一通孔上形成阻挡金属层,形成填充第一通孔并且电连接到杂质区的导电线接触件,在导电线接触件和绝缘膜图案上形成第一掩模图案,第一掩模图案在与第一方向不同的第二方向上延伸,第一掩模图案包括第一开口,通过利用第一掩模图案执行光刻工艺形成接合垫,通过部分地蚀刻阻挡金属层去除阻挡金属层的角部。
-
公开(公告)号:CN114975448A
公开(公告)日:2022-08-30
申请号:CN202210612427.1
申请日:2018-02-07
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L21/768 , H01L21/8238 , H01L23/535 , H01L27/092 , H01L27/11 , H01L29/10 , C01G23/053
Abstract: 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
公开(公告)号:CN108400130A
公开(公告)日:2018-08-14
申请号:CN201810127428.0
申请日:2018-02-07
Applicant: 三星电子株式会社
IPC: H01L23/535
CPC classification number: H01L27/1104 , H01L21/823807 , H01L27/092 , H01L27/10852 , H01L27/10867 , H01L27/10885 , H01L27/10888 , H01L27/10894 , H01L29/1029 , H01L23/535
Abstract: 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
-
-
-
-