-
公开(公告)号：CN117652216A
公开(公告)日：2024-03-05
申请号：CN202280050021.7
申请日：2022-05-10
Applicant: 桑迪士克科技有限责任公司
Abstract: 一种半导体结构包括半导体衬底，该半导体衬底包含侧向围绕晶体管有源区的浅沟槽隔离结构、竖直延伸到该半导体衬底中的至少一个线沟槽、以及位于该晶体管有源区中的源极区和漏极区。轮廓化沟道区在该至少一个线沟槽下面从该源极区连续延伸到该漏极区。栅极电介质接触该至少一个线沟槽的所有表面并且在整个该轮廓化沟道区上方延伸。包含至少一个鳍部分的栅极电极位于该栅极电介质之上。
-
公开(公告)号：CN111406319B
公开(公告)日：2023-12-22
申请号：CN201980005963.1
申请日：2019-02-14
Applicant: 桑迪士克科技有限责任公司
Abstract: 本发明提供一种三维存储器装置，包含定位于衬底上方且通过竖直波状沟槽彼此横向间隔开的绝缘带与导电带的交替堆叠。所述竖直波状沟槽在所述导电带的层级处比在所述绝缘带的层级处具有更大横向范围。存储器堆叠组合件与介电柱结构的交错二维阵列定位于所述竖直波状沟槽中。每一存储器堆叠组合件包含竖直半导体沟道和包含相应对凸形外部侧壁的一对存储器膜，所述相应对凸形外部侧壁接触所述导电带的凹形侧壁或通过均一距离与所述导电带的凹形侧壁隔开。所述竖直半导体沟道的横向突出顶端处的局部电场由于由所述导电带的所述凹形侧壁提供的几何效果而增强以有助于更快的编程和擦除操作。
-
公开(公告)号：CN116965167A
公开(公告)日：2023-10-27
申请号：CN202180094244.9
申请日：2021-12-28
Applicant: 桑迪士克科技有限责任公司
Abstract: 一种三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠位于衬底上方；存储器开口填充结构的阵列，该存储器开口填充结构的阵列位于竖直延伸穿过该交替堆叠的存储器开口的阵列内；以及漏极选择层级隔离结构，该漏极选择层级隔离结构在两行存储器开口填充结构之间竖直延伸穿过漏极选择层级导电层。该漏极选择层级隔离结构可包括低k介电材料或气隙。
-
公开(公告)号：CN108140643B
公开(公告)日：2022-03-15
申请号：CN201680055147.8
申请日：2016-11-17
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11565 , H01L27/11582 , H01L27/1157
Abstract: 三维存储器设备包括位于衬底上方的导电层和绝缘层的交替堆叠、存储器堆叠结构的阵列。在衬底和交替堆叠之间提供源极导电线结构。源极导电线结构包括多个平行的导电轨结构，该多个平行的导电轨结构沿着相同的水平方向延伸并邻接于公共导电跨接结构。每个存储器堆叠结构跨接导电轨结构和支撑基质之间的垂直界面。每个存储器堆叠结构中的半导体沟道接触相应的导电轨结构和支撑基质。
-
公开(公告)号：CN108028255B
公开(公告)日：2022-03-15
申请号：CN201680053930.0
申请日：2016-09-13
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582 , H01L21/02
Abstract: 3D存储器结构的制造工艺使用激光热退火(LTA)提供漏极侧选择栅极(SGD)晶体管的单晶硅沟道。该3D存储器结构包含由交替的导电层和电介质层的阵列形成的堆叠体。通过用存储器膜填充存储器孔来形成NAND串，其包含电荷捕获材料、隧道氧化物以及多晶硅沟道。在一种情况下，分开的氧化物和多晶硅分别形成SGD晶体管栅极氧化物和沟道，其中在多晶硅上执行LTA。在另一种情况下，对于SGD晶体管和存储器单元使用相同的氧化物和多晶硅。多晶硅的一部分转化为单晶硅。单晶硅的背侧经由控制栅极层中的空隙经受外延生长和热氧化。
-
Patent Agency Ranking
公开(公告)号：CN113228251A
公开(公告)日：2021-08-06
申请号：CN201980085699.7
申请日：2019-11-26
Applicant: 桑迪士克科技有限责任公司
IPC: H01L21/768 , H01L27/11519 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 本发明公开了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠，该交替堆叠定位在衬底上方；存储器堆叠结构，该存储器堆叠结构延伸穿过该交替堆叠；漏极选择层级沟槽，该漏极选择层级沟槽竖直延伸穿过至少一个漏极选择层级导电层并沿第一水平方向横向延伸，并且将每个漏极选择层级导电层划分成多个漏极选择层级导电条带；和成对的竖直导电条带，这些成对的竖直导电条带定位在该漏极选择层级沟槽中的相应漏极选择层级沟槽内。该竖直导电条带中的每个竖直导电条带具有沿该第一水平方向横向延伸的一对竖直笔直侧壁。每个漏极选择层级电极可以具有至少一个漏极选择层级导电层和至少一个竖直导电条带。
-
公开(公告)号：CN113196481A
公开(公告)日：2021-07-30
申请号：CN201980083062.4
申请日：2019-12-30
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/07 , G11C11/22 , H01L27/105
Abstract: 一种铁电存储器晶胞包括导通和关断铁电存储器晶胞的选择栅极晶体管与铁电存储器晶体管的串联连接。数据存储在该铁电存储器晶体管的铁电材料层中。该铁电存储器晶胞可为平面结构，其中两个晶体管均为具有水平电流方向的平面晶体管。在这种情况下，该访问晶体管的栅极电极可形成为埋入式导线。另选地，该铁电存储器晶胞可包括竖直半导体沟道的竖直堆叠。
-
公开(公告)号：CN113169160A
公开(公告)日：2021-07-23
申请号：CN202080006884.5
申请日：2020-03-24
Applicant: 桑迪士克科技有限责任公司
IPC: H01L25/065 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/522 , H01L23/00
Abstract: 本发明公开了一种形成器件结构的方法，该方法包括：在半导体衬底的前侧表面上方形成包括三维存储器器件的存储器层级结构；在该存储器层级结构上方形成存储器侧介电材料层；将处理衬底接合到该存储器侧介电材料层；在该处理衬底附接到该存储器侧介电材料层时减薄该半导体衬底；在减薄该半导体衬底之后在该半导体衬底的背侧半导体表面上形成包括场效应晶体管的驱动器电路；以及从该存储器侧介电材料层移除该处理衬底。
-
公开(公告)号：CN111373534A
公开(公告)日：2020-07-03
申请号：CN201980005833.8
申请日：2019-02-28
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/11551 , H01L27/11578 , H01L27/11529 , H01L27/11568
Abstract: 一种三维存储器装置包含位于衬底上方的绝缘层与字线层级导电层的交替堆叠，和位于所述交替堆叠上方的漏极选择层级导电层。存储器堆叠结构延伸穿过所述交替堆叠和所述漏极选择层级导电层。包含相应一对笔直侧壁的电介质分隔物结构，和包含相应一对侧壁的漏极选择层级隔离结构将所述漏极选择层级导电层划分成多个条带，所述隔离结构的相应一对侧壁包含相应一组凹入竖直侧壁分段。所述漏极选择层级导电层和所述漏极选择层级隔离结构是通过用导电材料替换漏极选择层级牺牲材料层，和通过用电介质材料部分替换漏极选择层级牺牲线型结构而形成。
-
公开(公告)号：CN109791932A
公开(公告)日：2019-05-21
申请号：CN201780058156.7
申请日：2017-08-30
Applicant: 桑迪士克科技有限责任公司
IPC: H01L27/1158 , H01L29/788 , H01L29/792 , H01L27/11524 , H01L27/11565 , H01L27/1157
CPC classification number: H01L27/11582 , H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/7926
Abstract: 本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.066 seconds)
