-
公开(公告)号:CN1327528C
公开(公告)日:2007-07-18
申请号:CN03152590.3
申请日:2003-08-05
Applicant: 株式会社电装
CPC classification number: H01L29/66068 , H01L29/045 , H01L29/1608 , H01L29/8083
Abstract: 一种碳化硅(SiC)衬底,设有偏转的{0001}表面,该偏转的{0001}表面的偏轴方向是 。沟槽形成在碳化硅上,以具有朝向 方向延伸的条形结构。在沟槽的内表面上形成碳化硅外延层。
-
公开(公告)号:CN1790735A
公开(公告)日:2006-06-21
申请号:CN200510116265.9
申请日:2005-11-04
Applicant: 株式会社电装
Inventor: 马尔汉·拉杰什·库马尔 , 竹内有一
IPC: H01L29/24 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种碳化硅半导体装置,包括:具有碳化硅基片(1,61)、第一半导体层(2)、第二半导体层(3)和第三半导体层(4)的半导体基片;贯穿第二和第三半导体层(3,4)并到达第一半导体层(2)的沟槽(5);位于沟槽(5)侧壁和底部上的沟道层(6);沟道层(6)上的氧化物膜(8);氧化物膜(8)上的栅极(9);与第三半导体层(4)相连的第一电极(14);与碳化硅基片(1,61)相连的第二电极(19)。第一半导体层(2)和第二半导体层(3)间的边界位置低于氧化物膜(8)的最低位置。
-
公开(公告)号:CN113302719B
公开(公告)日:2024-01-02
申请号:CN201980088935.0
申请日:2019-12-18
Applicant: 株式会社电装
IPC: H01L21/205 , C23C16/455
Abstract: 半导体制造装置具有:薄膜形成部(10),具有腔室(11),该腔室具备设置基板(17)的设置台之上生长的供给气体;以及供给气体单元(20,30),向腔室内导入供给气体。供给气体单元具有:供给配管(100a~100e,110a~110c),供给来自气体导入源(21a~21e,31a~31c)的气体;原料用的流量控制器(22a~22e,32a~32c);集合配管(101,111),在比流量控制器靠下游侧生成混合气体;分配配管(102a~102e,112a~112c),连接到集合配管的下游侧;压力控制器(24,34),调整混合气体压力;以及分配用的流量控制器(23a,23b,33a,33b),控制混合气体的流量。(13)并将基板加热、并且导入使薄膜(18)在基板
-
-
公开(公告)号:CN114072922B
公开(公告)日:2023-08-15
申请号:CN202080049387.3
申请日:2020-03-24
Applicant: 株式会社电装
IPC: H01L29/06 , H01L29/78 , H01L29/12 , H01L21/336
Abstract: 半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时,与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时,上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。
-
公开(公告)号:CN110226235B
公开(公告)日:2022-05-03
申请号:CN201880008427.2
申请日:2018-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336 , H01L21/76 , H01L29/06 , H01L29/12
Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离,在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外,将电场缓和层(15)以直线状构成,将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成,抑制电场的进入。进而,在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间,也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下,抑制电场的进入。
-
公开(公告)号:CN114072922A
公开(公告)日:2022-02-18
申请号:CN202080049387.3
申请日:2020-03-24
Applicant: 株式会社电装
IPC: H01L29/06 , H01L29/78 , H01L29/12 , H01L21/336
Abstract: 半导体装置的半导体衬底的终端区域具有p型的多个保护环和多个第1扩散区域。在对上述半导体衬底进行平面观察时,与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时,上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。
-
公开(公告)号:CN112262478A
公开(公告)日:2021-01-22
申请号:CN201980020140.6
申请日:2019-03-19
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/20 , H01L21/336 , H01L29/12 , H01L29/739
Abstract: 使JFET部(2a)为高浓度,并且由配置于其两侧的第二导电型区域(3、5、6、8、61)夹着JFET部而形成窄幅的结构。而且,以在成为了比正常动作时的漏极电压Vd稍高的电压时JFET部被夹断的方式,设定JFET部的宽度与JFET部及第二导电型区域的杂质浓度。
-
公开(公告)号:CN119968935A
公开(公告)日:2025-05-09
申请号:CN202380069825.6
申请日:2023-08-03
Applicant: 株式会社电装
Abstract: 利用宽度较小的外周区实现较高的耐压。一种半导体装置,具有:半导体基板,其具有元件区和外周区;以及上部电极,其在所述元件区内与所述半导体基板的上表面相接。所述元件区具有与所述上部电极相接的p型的主区和配置在所述主区的下侧的n型的元件漂移区。所述外周区具有:p型的多个保护环,其在从上方观察所述半导体基板时呈环状地延伸以将所述元件区多重包围;n型的多个间隔区,其配置在各所述保护环之间;以及n型的外周漂移区,其与所述元件漂移区连续,并且配置在多个所述保护环及多个所述间隔区的下侧。多个所述间隔区中的至少一个是具有比所述元件漂移区高的n型杂质浓度的高浓度间隔区。
-
公开(公告)号:CN117276345A
公开(公告)日:2023-12-22
申请号:CN202311330705.5
申请日:2020-02-13
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/16 , H01L29/08 , H01L29/423 , H01L29/10 , H01L21/02 , H01L29/66 , H01L21/66 , H01L21/04 , H01L29/739 , H01L29/06 , H01L29/12 , H01L21/28
Abstract: 本发明提供碳化硅半导体装置的制造方法。包括以下工序:使作为测定对象层的n型的碳化硅层外延生长;在使上述碳化硅层外延生长后,使上述碳化硅层的表面电子稳定化;以及在上述表面电子的稳定化后,在涂布电荷而使上述碳化硅层的表面带电后,通过测定上述碳化硅层的表面电位而测定该碳化硅层的n型杂质浓度。
-
-
-
-
-
-
-
-
-