公开(公告)号：CN110192266B

公开(公告)日：2023-11-14

申请号：CN201780082719.6

申请日：2017-12-25

Applicant: 株式会社力森诺科 ,  株式会社电装

Inventor： 深田启介 ,  石桥直人 ,  坂东章 ,  伊藤雅彦 ,  镰田功穗 ,  土田秀一 ,  原一都 ,  内藤正美 ,  上东秀幸 ,  藤林裕明 ,  青木宏文 ,  杉浦利和 ,  铃木克己

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/16 ,  C30B29/36 ,  H01L21/20

Abstract: 一种SiC外延晶片，具有主面相对于(0001)面具有0.4°～5°的偏离角的SiC单晶基板、和设置于所述SiC单晶基板上的外延层，所述外延层，从所述SiC单晶基板绵延到其外表面的基底面位错密度为0.1个/cm2以下，内在3C三角缺陷密度为0.1个/cm2以下。

公开(公告)号：CN113498544B

公开(公告)日：2023-10-27

申请号：CN202080016354.9

申请日：2020-02-13

Applicant: 株式会社电装

Inventor： 竹内有一 ,  铃木克己 ,  山下侑佑 ,  加藤武宽

IPC: H01L21/28 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 将源极区域(8)做成具有由形成在基体区域(6)侧的外延生长层构成的第1源极区域(8a)、以及由与源极电极相接并且第1导电型杂质浓度比第1源极区域高的离子注入层构成的第2源极区域(8b)的结构。

公开(公告)号：CN109417088B

公开(公告)日：2021-09-14

申请号：CN201780041566.0

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  铃木克己 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 关于框状部(32)及p型保护环(21)中的单元部侧与其他部分相比间隔窄，将使间隔变窄的部分设为点线部(211、322)。这样，使框状部(32)及p型保护环(21)中的单元部侧的间隔变窄，从而将单元部侧的电场集中缓和，使得等电位线更朝向外周侧。此外，通过设置点线部(211、322)，在单元部、连接部及保护环部，减少每单位面积的沟槽的形成面积的差，使形成在单元部、连接部及保护环部之上的p型层的厚度均匀化。由此，当将p型层进行回蚀时，能够抑制p型层作为残渣残留在保护环部。

公开(公告)号：CN109417089A

公开(公告)日：2019-03-01

申请号：CN201780041585.3

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  箕谷周平 ,  铃木克己 ,  山下侑佑

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度，使得p型保护环(21)彼此的间隔越大则宽度越大。另外，使框状部(32)的宽度基本上与p型深层(5)的宽度相等，并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此，能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此，在形成p型层(50)时，进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小，能够使p型层(50)的厚度均匀化。

公开(公告)号：CN104919594A

公开(公告)日：2015-09-16

申请号：CN201480004973.0

申请日：2014-01-09

Applicant: 丰田自动车株式会社 ,  株式会社电装

Inventor： 青井佐智子 ,  渡辺行彦 ,  铃木克己 ,  水野祥司

IPC: H01L29/66

CPC classification number: H01L29/66348 ,  H01L29/0619 ,  H01L29/0847 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813

Abstract: 一种制造半导体器件的方法，包括:在漂移层的第一区域中形成第一沟槽,该漂移层具有包括第一区域和第二区域的表面；在形成第一沟槽之后,在漂移层的表面上生长p型基极层的晶体；以及在基极层的表面上生长n型源极层的晶体。漂移层的材料、基极层的材料和源极层的材料是宽带隙半导体。

公开(公告)号：CN118380457A

公开(公告)日：2024-07-23

申请号：CN202410066750.2

申请日：2024-01-17

Applicant: 株式会社电装 ,  丰田自动车株式会社 ,  未来瞻科技株式会社

Inventor： 汲田昌弘 ,  铃木克己 ,  荒内琢司 ,  斋藤顺

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/861 ,  H01L21/329 ,  H01L29/423 ,  H01L29/78 ,  H01L27/07

Abstract: 本发明提供二极管、内置二极管的场效应晶体管及二极管的制造方法。本发明提供一种在具备由SiC构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。在具备由SiC构成的半导体基板的二极管中，半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与第一半导体区域相接；以及n型的第二半导体区域，其从下侧与漂移区域相接。漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在漂移区域的深度方向的一部分，设有跨多个p型柱区域和多个n型柱区域分布的特定区域。在特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。

公开(公告)号：CN113498544A

公开(公告)日：2021-10-12

申请号：CN202080016354.9

申请日：2020-02-13

Applicant: 株式会社电装

Inventor： 竹内有一 ,  铃木克己 ,  山下侑佑 ,  加藤武宽

IPC: H01L21/28 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 将源极区域(8)做成具有由形成在基体区域(6)侧的外延生长层构成的第1源极区域(8a)、以及由与源极电极相接并且第1导电型杂质浓度比第1源极区域高的离子注入层构成的第2源极区域(8b)的结构。

公开(公告)号：CN109417087A

公开(公告)日：2019-03-01

申请号：CN201780041004.6

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  铃木克己 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此，p型保护环(21)的间隔增大、即沟槽(21a)变稀疏，由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此，如果在回蚀时将单元部的p型层(50)去除，则能够在保护环部不留残渣地去除p型层(50)。因此，在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时，能够抑制p型层(50)的残渣残留在保护环部。

公开(公告)号：CN109417090B

公开(公告)日：2023-01-20

申请号：CN201780041600.4

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  宫原真一朗 ,  秋叶敦也 ,  铃木克己 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40)，能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此，在台面部中，能够抑制等电位线过度隆起，能够确保耐压。

公开(公告)号：CN110226233B

公开(公告)日：2022-09-16

申请号：CN201880006962.4

申请日：2018-01-17

Applicant: 株式会社电装

Inventor： 竹内有一 ,  秋叶敦也 ,  青井佐智子 ,  铃木克己

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。