半导体器件
    4.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115621239A

    公开(公告)日:2023-01-17

    申请号:CN202210831301.3

    申请日:2022-07-14

    Abstract: 在一种半导体器件中,第一布线构件与布置在半导体元件的第一表面上的第一主电极电连接,且第二布线构件与布置在半导体元件的第二表面上的第二主电极电连接。封装体封装第一布线构件的至少一部分、第二布线构件的至少一部分、半导体元件和键合线。半导体元件具有在半导体衬底的第一表面上的保护膜,且焊盘具有从保护膜的开口暴露的暴露表面。暴露表面包括与键合线连接的连接区域,以及连接区域周边上的周边区域。周边区域具有限定相对于连接区域的表面成90度或更小的角度的表面。

    半导体装置
    6.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117296158A

    公开(公告)日:2023-12-26

    申请号:CN202280034057.6

    申请日:2022-03-24

    Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧,在第1深层(14)及第1电流分散层(13)与基极区域(18)之间,具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外,具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且,第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b),顶端部的宽度为内侧部的宽度以上。

    碳化硅半导体装置
    8.
    发明授权

    公开(公告)号:CN110226233B

    公开(公告)日:2022-09-16

    申请号:CN201880006962.4

    申请日:2018-01-17

    Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此,用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀,能够以在底面没有凹凸的状态形成栅极绝缘膜(7),所以能够使栅极绝缘膜(7)的膜厚成为一定。因而,能够将p型深层(5)及p型深层(30)形成到较深的位置,并且能够得到栅极绝缘膜(7)的耐压。

Patent Agency Ranking