公开(公告)号：CN117296158A

公开(公告)日：2023-12-26

申请号：CN202280034057.6

申请日：2022-03-24

Applicant: 株式会社电装

Inventor： 秋叶敦也 ,  竹内有一 ,  荒川和树 ,  羽山优介 ,  浦上泰 ,  宫原真一朗 ,  森野友生

IPC: H01L29/78

Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧，在第1深层(14)及第1电流分散层(13)与基极区域(18)之间，具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外，具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且，第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b)，顶端部的宽度为内侧部的宽度以上。

公开(公告)号：CN109417090B

公开(公告)日：2023-01-20

申请号：CN201780041600.4

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  宫原真一朗 ,  秋叶敦也 ,  铃木克己 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40)，能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此，在台面部中，能够抑制等电位线过度隆起，能够确保耐压。

公开(公告)号：CN110226233B

公开(公告)日：2022-09-16

申请号：CN201880006962.4

申请日：2018-01-17

Applicant: 株式会社电装

Inventor： 竹内有一 ,  秋叶敦也 ,  青井佐智子 ,  铃木克己

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。

公开(公告)号：CN111149213A

公开(公告)日：2020-05-12

申请号：CN201880056697.0

申请日：2018-08-29

Applicant: 株式会社电装

Inventor： 梶爱子 ,  竹内有一 ,  箕谷周平 ,  铃木龙太 ,  山下侑佑

IPC: H01L29/78 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12

Abstract: 第1导电型的源极区域(8)构成为，其第2导电型的基区(6)侧和其与源极电极(15)欧姆接触的表面侧相比杂质浓度低。例如，将源极区域(8)由设为较低浓度的第1源极区域(8a)和设为比其高浓度的第2源极区域(8b)构成。由此，能够减小负载短路时的饱和电流值，能够使SiC半导体装置的短路耐量提高。

公开(公告)号：CN104380471B

公开(公告)日：2017-10-27

申请号：CN201380031045.9

申请日：2013-06-06

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 杉本雅裕 ,  高谷秀史 ,  添野明高 ,  森本淳 ,  竹内有一 ,  铃木巨裕 ,  副岛成雅 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/761 ,  H01L21/8213 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/157 ,  H01L29/158 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。

公开(公告)号：CN105264667A

公开(公告)日：2016-01-20

申请号：CN201480032021.X

申请日：2014-05-28

Applicant: 株式会社电装

Inventor： 竹内有一 ,  铃木巨裕 ,  森本淳 ,  副岛成雅

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/041 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068

Abstract: 碳化硅半导体装置具备纵型MOSFET，该纵型MOSFET具有包括高浓度杂质层(1)和漂移层(2)的半导体基板、基极区(3)、源极区(4)、沟槽栅构造、源极电极(9)和漏极电极(10)。所述基极区为：高浓度基极区(3a)以及与所述高浓度基极区相比第二导电型杂质浓度更低的低浓度基极区(3b)层叠。所述高浓度基极区以及所述低浓度基极区与所述沟槽的侧面相接。

公开(公告)号：CN104969348A

公开(公告)日：2015-10-07

申请号：CN201380071969.1

申请日：2013-12-19

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 森野友生 ,  水野祥司 ,  竹内有一 ,  添野明高 ,  渡边行彦

IPC: H01L27/04 ,  H01L21/76 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/761 ,  H01L27/088 ,  H01L29/0615 ,  H01L29/0642 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/7815

Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间，从基极区域(3)的表面形成至比所述基极区域更深，分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧，在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。

公开(公告)号：CN110050349B

公开(公告)日：2022-05-10

申请号：CN201780075779.5

申请日：2017-12-12

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  铃木龙太 ,  永冈达司 ,  青井佐智子

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 在保护环部中，通过在n‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。

公开(公告)号：CN108133881B

公开(公告)日：2021-10-15

申请号：CN201711159927.X

申请日：2017-11-20

Applicant: 株式会社电装

Inventor： 熊泽辉显 ,  副岛成雅 ,  竹内有一

IPC: H01L21/02 ,  H01L21/68

Abstract: 本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。

公开(公告)号：CN109417087B

公开(公告)日：2021-07-23

申请号：CN201780041004.6

申请日：2017-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  铃木克己 ,  渡边行彦

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此，p型保护环(21)的间隔增大、即沟槽(21a)变稀疏，由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此，如果在回蚀时将单元部的p型层(50)去除，则能够在保护环部不留残渣地去除p型层(50)。因此，在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时，能够抑制p型层(50)的残渣残留在保护环部。