公开(公告)号：CN103843146B

公开(公告)日：2016-03-16

申请号：CN201280047630.3

申请日：2012-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 本田达也 ,  津吹将志 ,  野中裕介 ,  岛津贵志 ,  山崎舜平

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336

CPC classification number: H01L29/78693 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/7869

Abstract: 包括氧化物半导体膜的半导体器件中的导通态电流的降低得到抑制。一种晶体管，包括：氧化物半导体膜；绝缘膜，包含氧和硅；栅电极，与氧化物半导体膜相邻，氧化物半导体膜设置成与绝缘膜相接触并且至少与栅电极重叠；以及源电极和漏电极，电连接到氧化物半导体膜。在氧化物半导体膜中，第一区域(其设置成接触与绝缘膜的界面并且具有小于或等于5nm的厚度)具有低于或等于1.0at.%的硅浓度，以及氧化物半导体膜中与第一区域不同的区域具有比第一区域低的硅浓度。

公开(公告)号：CN102473734B

公开(公告)日：2015-08-12

申请号：CN201080033956.1

申请日：2010-07-20

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  秋元健吾 ,  津吹将志 ,  佐佐木俊成 ,  桑原秀明

IPC: H01L29/786

CPC classification number: H01L33/0041 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/78606 ,  H01L29/7869 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法。在使用第一氧化物半导体层和第二氧化物半导体层的叠层的底栅结构的薄膜晶体管中，在与栅电极层重叠的一部分氧化物半导体层上形成与其接触的用作沟道保护层的氧化物绝缘层，并且在形成该绝缘层的相同的步骤中，形成覆盖氧化物半导体层的叠层的周缘部(包括侧表面)的氧化物绝缘层。

公开(公告)号：CN102723364B

公开(公告)日：2015-02-25

申请号：CN201210173533.0

申请日：2010-10-05

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  津吹将志 ,  野田耕生 ,  丰高耕平 ,  渡边一德 ,  原田光

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/105 ,  G06F15/78

CPC classification number: H01L29/7869 ,  G06F15/76 ,  H01L27/10805 ,  H01L27/10873 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1112 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1255 ,  H01L28/60 ,  H01L29/24 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/78696

Abstract: 一个目的是提供一种存储器装置，其中包括能够由具有低截止态电流的薄膜晶体管没有问题地来操作的存储器元件。所提供的是一种存储器装置，其中包括包含氧化物半导体层的至少一个薄膜晶体管的存储器元件配置成矩阵。包括氧化物半导体层的薄膜晶体管具有高场效应迁移率和低截止态电流，并且因而能够有利地没有问题地来操作。另外，功率消耗能够降低。在包括氧化物半导体层的薄膜晶体管设置在显示装置的像素中的情况下，这种存储器装置特别有效，因为存储器装置和像素能够在一个衬底之上形成。

公开(公告)号：CN101740631B

公开(公告)日：2014-07-16

申请号：CN200910208120.X

申请日：2009-10-28

Applicant: 株式会社半导体能源研究所

Inventor： 秋元健吾 ,  津吹将志

IPC: H01L29/786 ,  H01L29/423 ,  H01L21/34 ,  H01L21/84 ,  H01L21/28

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L29/42384 ,  H01L29/66969

Abstract: 本发明为包括设置在栅极绝缘层、源电极层及漏电极层上的氧化物半导体层的半导体装置，其中，位于源电极层和漏电极层之间的区域的栅极绝缘层的膜厚度薄于设置在栅电极层和源电极层之间的栅极绝缘层或者设置在栅电极层和漏电极层之间的栅极绝缘层的膜厚度。

公开(公告)号：CN103500712A

公开(公告)日：2014-01-08

申请号：CN201310376877.6

申请日：2011-11-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  津吹将志 ,  秋元健吾 ,  大原宏树 ,  本田达也 ,  小俣贵嗣 ,  野中裕介 ,  高桥正弘 ,  宫永昭治

IPC: H01L21/363 ,  C01G15/00 ,  C23C14/08 ,  H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/045 ,  H01L29/1033 ,  H01L29/247 ,  H01L29/7869 ,  H01L29/78693

Abstract: 本发明涉及半导体装置。提供一种具有更稳定的导电性的氧化物半导体膜。此外，通过使用氧化物半导体膜来提供具有稳定的电特性及高可靠性的半导体装置。氧化物半导体膜包括结晶区域，且结晶区域包括a-b面与膜的表面实质上平行且c轴与膜的表面实质上垂直的晶体；氧化物半导体膜具有稳定的导电性且相对于可见光、紫外线光等的照射更电稳定。通过将这种氧化物半导体膜用于晶体管，可以提供具有稳定的电特性的可靠性高的半导体装置。

公开(公告)号：CN103155121A

公开(公告)日：2013-06-12

申请号：CN201180043987.X

申请日：2011-09-05

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  野中裕介 ,  井上卓之 ,  津吹将志 ,  秋元健吾 ,  宫永昭治

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/203 ,  H01L29/786

CPC classification number: H01L29/78606 ,  H01L23/552 ,  H01L23/564 ,  H01L29/04 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一目的在于制造包括氧化物半导体膜的半导体装置，其具有稳定电气特性及高可靠性。以如下方法形成结晶氧化物半导体膜而不用进行多个步骤：通过利用包括在氧化物半导体靶材中的多种原子的原子量的差异，在氧化物绝缘膜上优先淀积具有低原子量的锌以形成包含锌的种晶；并且在进行晶体生长的同时淀积具有高原子量的锡、铟等。此外，通过使用包含锌的具有六角形晶体结构的种晶作为核来进行晶体生长以形成结晶氧化物半导体膜，从而形成单晶氧化物半导体膜或实质上单晶氧化物半导体膜。

公开(公告)号：CN102005449A

公开(公告)日：2011-04-06

申请号：CN201010263823.5

申请日：2010-08-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  坂田淳一郎 ,  津吹将志 ,  秋元健吾 ,  细羽幸 ,  坂仓真之 ,  及川欣聪

IPC: H01L27/02 ,  H01L29/786 ,  H01L29/12 ,  H01L29/49 ,  H01L21/77 ,  H01L21/34

CPC classification number: H01L21/477 ,  G02F1/133345 ,  G02F1/1368 ,  H01L21/02565 ,  H01L21/02664 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1251 ,  H01L27/1259 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

Abstract: 本发明涉及显示装置及其制造方法。本发明提供一种显示特性优越的显示装置，其中使用根据其电路特征的不同结构的晶体管分别形成同一衬底上的像素电路及驱动电路。在该驱动电路部中，包括栅电极层、源电极层及漏电极层由金属膜构成，且沟道层由氧化物半导体构成的驱动电路用晶体管。此外，在该像素部中，包括栅电极层、源电极层及漏电极层由氧化物导电体构成，且半导体层由氧化物半导体构成的像素用晶体管。该像素用晶体管由具有透光性的材料形成，并制造高开口率的显示装置。

公开(公告)号：CN101794818A

公开(公告)日：2010-08-04

申请号：CN200910262557.1

申请日：2009-12-24

Applicant: 株式会社半导体能源研究所

Inventor： 秋元健吾 ,  津吹将志

IPC: H01L29/786

CPC classification number: H01L33/0041 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 使其中形成了沟道的第一半导体层与源和漏电极层之间的界面处的接触电阻增大的因素之一是由作为源和漏电极层的金属材料的表面的灰尘或杂质污染形成的具有高电阻的膜。作为解决方案，在不暴露给空气的情况下在源和漏电极层上连续堆叠包括电导率小于或等于第一半导体层的第二半导体的第一保护层和第二保护层，这些膜的叠层用于源和漏电极层。

公开(公告)号：CN101740631A

公开(公告)日：2010-06-16

申请号：CN200910208120.X

申请日：2009-10-28

Applicant: 株式会社半导体能源研究所

Inventor： 秋元健吾 ,  津吹将志

IPC: H01L29/786 ,  H01L29/423 ,  H01L21/34 ,  H01L21/84 ,  H01L21/28

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L29/42384 ,  H01L29/66969

Abstract: 本发明为包括设置在栅极绝缘层、源电极层及漏电极层上的氧化物半导体层的半导体装置，其中，位于源电极层和漏电极层之间的区域的栅极绝缘层的膜厚度薄于设置在栅电极层和源电极层之间的栅极绝缘层或者设置在栅电极层和漏电极层之间的栅极绝缘层的膜厚度。

公开(公告)号：CN114284364A

公开(公告)日：2022-04-05

申请号：CN202111645114.8

申请日：2017-02-02

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  冈崎健一 ,  津吹将志 ,  马场晴之 ,  重信幸惠 ,  肥冢绘美

IPC: H01L29/786 ,  H01L27/12 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

Abstract: 本公开涉及半导体装置以及包括该半导体装置的显示装置。在包括氧化物半导体的晶体管中，抑制电特性的变动且提高可靠性。半导体装置包括晶体管。晶体管包括第一栅电极、第一栅电极之上的第一绝缘膜、第一绝缘膜之上的氧化物半导体膜、氧化物半导体膜之上的第二绝缘膜、第二绝缘膜之上的第二栅电极、以及氧化物半导体膜及第二栅电极之上的第三绝缘膜。氧化物半导体膜包括与第二栅电极重叠的沟道区域、与第三绝缘膜接触的源区域以及与第三绝缘膜接触的漏区域。第一栅电极与第二栅电极电连接。在对晶体管的饱和区域中的场效应迁移率进行测量时，场效应迁移率的最小值与场效应迁移率的最大值之差为15cm2/Vs以下。