-
公开(公告)号：CN114121613B
公开(公告)日：2022-04-22
申请号：CN202210096866.1
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种改善FDSOI外延生长的薄膜工艺优化方法，其可减少栅极区与顶层硅相连接拐角处的残留薄膜，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，衬底包括N型硅衬底、P型硅衬底，主动区域上表面沉积第一层顶层硅，薄膜加工包括：在N型硅衬底、P型硅衬底上表面均沉积第一层薄膜，在P型硅衬底的第一层薄膜的上方设置掩膜版，对N型硅衬底上方的第一层薄膜进行刻蚀，在第一层顶层硅的表面沉积第二层顶层硅，在第二层顶层硅表面沉积第二层薄膜，刻蚀N型硅衬底上方的第二层薄膜，对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
-
公开(公告)号：CN114361137A
公开(公告)日：2022-04-15
申请号：CN202111644686.4
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L23/64
Abstract: 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
-
公开(公告)号：CN114326330A
公开(公告)日：2022-04-12
申请号：CN202210071674.5
申请日：2022-01-21
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种光刻图形的优化方法及装置，该方法用于集成电路器件；具体包括：获取光刻图形的样本数据，样本数据包括所述目标图形区的第一尺寸信息以及所述至少两个材料层的材料信息；基于样本数据生成的第一光罩图形对光刻胶图层进行光刻，生成第一目标图形，第一目标图形的图形尺寸误差大于误差阈值；基于第一目标图形的图形尺寸误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。本方案可以对图形尺寸误差超过阈值的第一光罩图形进行图形优化，获得图形尺寸误差更小的第二光罩图形，不仅提高了光刻的精度，避免出现光刻胶残留，且提高了后续的工艺窗口，提高产品的良品率。
-
公开(公告)号：CN114253090A
公开(公告)日：2022-03-29
申请号：CN202210072959.0
申请日：2022-01-21
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本申请实施例公开了一种光刻图形的优化方法和装置，该方法用于集成电路器件，集成电路的扩散层包括有源Active区和浅沟道隔离STI区，浅沟道隔离区填充有氧化硅薄膜层，氧化硅薄膜层的目标图形区上方设有光刻胶图层；具体包括：获取光刻图形的样本数据，样本数据包括光刻胶图层的第一尺寸信息以及与有源区的第一间距；基于样本数据生成第一光罩图形，第一目标图形的图形误差大于误差阈值；基于第一目标图形的图形误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。通过本方案可以对第一光罩图形进行图形优化，获得第二光罩图形，抵消有源区侧壁产生的二次曝光引起图形误差，避免出现光刻胶倒塌，同时也提高了光刻机的曝光精度。
-
公开(公告)号：CN114200790A
公开(公告)日：2022-03-18
申请号：CN202210031910.0
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种降低晶圆套刻偏差方法及装置，方法包括：确定晶圆的对位标记以及待测区域，对位标记是用于确定零层图形的定位坐标，待测区域是预设零层图形的曝光区域；对晶圆进行曝光，获得实际零层图形；通过量测系统对晶圆进行量测，并根据对位标记以及实际零层图形和预设零层图形的定位坐标确定图形偏移量，图形偏移量用于计算光刻机的套刻精度，以便在确定出光刻机的实际套刻精度小于套刻精度阈值时，及时做出响应。本技术方案通过设置对位标记以及根据测量坐标系的方法，可以根据零层图形的定位坐标确定光刻机的实际套刻精度，及时纠正因机械臂传送偏差而导致的晶圆套刻偏差，避免造成资源浪费。
-
Patent Agency Ranking
公开(公告)号：CN118312137A
公开(公告)日：2024-07-09
申请号：CN202410527350.7
申请日：2024-04-29
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请公开了一种基于自旋轨道矩磁性隧道结的逻辑运算单元和方法。该逻辑运算单元包括：全耗尽型绝缘体FDSOI的MOS管与自旋轨道矩磁性隧道结SOTMTJ；FDSOI的MOS管的漏极与SOTMTJ的第一端串联，SOTMTJ的第二端接地；FDSOI的MOS管的栅极接入栅极电压；FDSOI的MOS管的源极接入源极电压、背栅极接入背栅极电压，以根据源极电压、背栅极电压以及初始阻态，调整SOTMTJ的阻态并作为逻辑运算结果。本申请利用了FDSOI的MOS管具有的背栅调控特性，不使用SOTMTJ的电控特性即可实现逻辑运算，不受由于制造差异化导致的电控特性具有较大分布的影响，更适用于大规模的集成使用。
-
公开(公告)号：CN118298868A
公开(公告)日：2024-07-05
申请号：CN202410491344.0
申请日：2024-04-23
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/16 , G11C11/409
Abstract: 本申请公开了一种计算电路、自旋转移矩磁存储器及终端设备。该电路应用于STT‑MRAM，包括：计算电路包括控制单元和第一磁性隧道结MTJ逻辑单元；第一MTJ逻辑单元包括第一输入MTJ、第二输入MTJ和第一输出MTJ，第一输入MTJ和第二输入MTJ并联，且与第一输出MTJ串联；控制器，用于将第一输出MTJ初始化为高阻态；控制工作电压为满足第一条件的第一电压，以使第一输入MTJ或第二输入MTJ为低阻态，第一输出MTJ为低阻态，实现逻辑与操作；控制工作电压为满足第二条件的第二电压，以使第一输入MTJ和第二输入MTJ均为低阻态，第一输出MTJ为低阻态，实现逻辑或操作。如此可以减少片上资源消耗，降低能耗。
-
公开(公告)号：CN115360230B
公开(公告)日：2024-05-07
申请号：CN202210655638.3
申请日：2022-06-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/06 , H01L29/51 , H01L21/336 , H01L29/78
Abstract: 本申请提供了LDMOS器件的制作方法和LDMOS器件，该方法包括：提供基底，基底包括硅衬底、绝缘氧化层、半导体材料层、隔离结构以及硅材料结构，硅衬底具有相邻的第一掺杂区域和第二掺杂区域；在两个隔离结构之间的半导体材料层的裸露表面上形成硅材料层；至少在硅材料层的预定表面上形成HK介质层；在两个隔离结构之间的半导体材料层的裸露表面上形成栅极、源极和漏极。该方法使得关闭状态时漂移区中的大部分电通量流向HK介质层，有助于漂移区耗尽，从而可以增加漂移区的掺杂浓度，在开启状态减小器件的导通电阻，进而解决了现有技术为了得到大的击穿电压，延长漂移区导致器件性能变差的问题。
-
公开(公告)号：CN117895334A
公开(公告)日：2024-04-16
申请号：CN202311767602.5
申请日：2023-12-20
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01S5/34
Abstract: 本发明涉及一种GeSn/SiGe量子阱激光器及其制作方法。GeSn/SiGe量子阱激光器，其包括由下至上堆叠的：衬底，锗硅缓冲层，P型掺杂锗硅层，P型掺杂锗硅层中硅的摩尔百分比为5％～20％；量子阱，量子阱由锗锡层和锗硅层交替堆叠多次而成，并且多个锗锡层中的锡含量由下至上逐层递增，锗锡层中锡质量百分比为6.5％～10％；N型掺杂锗硅层，N型掺杂锗硅层中硅的摩尔百分比为5％～20％；氮化硅层。本发明可以明显减少激光器达到粒子反转所需的载流子数目，加强有源区受激辐射，同时弥补单层Ge光增益不高的缺点，有效提升激光器的输出功率。
-
公开(公告)号：CN114254581B
公开(公告)日：2024-04-09
申请号：CN202111562650.1
申请日：2021-12-20
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/392
Abstract: 本申请提供一种基于半导体的版图压缩方法及装置，利用扫描矩形从当前版图的第一侧开始移动，在扫描的过程中确定是否存在与扫描矩形有交集的目标图形，当扫描到栅极图形时，调整当前栅极图形与上一个栅极图形之间的栅间距为固定值，当扫描到孔图形时，移动孔图形，直至孔图形和栅极图形产生交集时停止，当扫描到金属层图形时，移动与孔图形连接的金属层图形，使得压缩前后的金属层图形和孔图形的一一对应。由此可见，本申请实施例利用扫描矩形确定芯片版图中的目标图形，对不同的目标图形进行不同的处理，保证栅极、孔和金属层之间的拓扑连接关系不变压缩版图，简化芯片版图在压缩过程中的复杂性，可以快速压缩版图，提升版图压缩的效率。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.045 seconds)
