-
公开(公告)号：CN115832020A
公开(公告)日：2023-03-21
申请号：CN202211448320.4
申请日：2022-11-18
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/40 , H01L29/423 , H01L21/762
Abstract: 本申请提供了一种半导体器件的制作方法，该方法包括：首先，提供第一基底以及第二基底，第二基底包括第二衬底层，第一基底包括依次层叠的第一衬底层、第一预备顶层硅层以及埋氧层，第一基底还包括沟槽，沟槽从埋氧层贯穿至第一预备顶层硅层中；然后，以埋氧层以及第二衬底层作为键合界面，对第一基底以及第二基底进行键合，并去除第一衬底层，得到初始半导体器件；最后，采用GAA技术处理初始半导体器件，得到最终半导体器件。沟槽从埋氧层贯穿至第一预备顶层硅层中，且在键合之前可以控制沟槽的位置以及形状，保证了可以在形成GAA结构之前获得形貌规则的第一沟槽，保证了采用GAA技术处理后得到的最终半导体器件的可靠性以及性能较高。
-
公开(公告)号：CN115602729A
公开(公告)日：2023-01-13
申请号：CN202211593307.8
申请日：2022-12-13
Applicant: 广东省大湾区集成电路与系统应用研究院(CN) , 锐立平芯微电子(广州)有限责任公司(CN)
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请实施例公开了一种横向双扩散金属氧化物半导体器件及制作方法，该器件包括：第一衬底，第一衬底包括第一硅层、第一氧化层、第二硅层，第一氧化层裸露第一硅层部分表面，第二硅层覆盖第一氧化层；第三硅层，覆盖第一硅层裸露部分表面，第三硅层所在区域以及第一衬底与第三硅层对应区域组成漂移区；凹陷，位于漂移区，贯穿第三硅层，延伸至第一硅层中，凹陷中具有击穿场强大于第一硅层、第二硅层、第三硅层击穿场强的填充物，使得器件具有较高的击穿电压，还具有附着凹陷侧壁及底部的附着材料层，附着材料层的介电常数大于第一硅层、第二硅层及第三硅层的介电常数，有助于减小器件导通电阻，使得器件具有较高击穿电压，同时导通电阻较小。
-
公开(公告)号：CN115360230B
公开(公告)日：2024-05-07
申请号：CN202210655638.3
申请日：2022-06-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/06 , H01L29/51 , H01L21/336 , H01L29/78
Abstract: 本申请提供了LDMOS器件的制作方法和LDMOS器件，该方法包括：提供基底，基底包括硅衬底、绝缘氧化层、半导体材料层、隔离结构以及硅材料结构，硅衬底具有相邻的第一掺杂区域和第二掺杂区域；在两个隔离结构之间的半导体材料层的裸露表面上形成硅材料层；至少在硅材料层的预定表面上形成HK介质层；在两个隔离结构之间的半导体材料层的裸露表面上形成栅极、源极和漏极。该方法使得关闭状态时漂移区中的大部分电通量流向HK介质层，有助于漂移区耗尽，从而可以增加漂移区的掺杂浓度，在开启状态减小器件的导通电阻，进而解决了现有技术为了得到大的击穿电压，延长漂移区导致器件性能变差的问题。
-
公开(公告)号：CN115360230A
公开(公告)日：2022-11-18
申请号：CN202210655638.3
申请日：2022-06-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/06 , H01L29/51 , H01L21/336 , H01L29/78
Abstract: 本申请提供了LDMOS器件的制作方法和LDMOS器件，该方法包括：提供基底，基底包括硅衬底、绝缘氧化层、半导体材料层、隔离结构以及硅材料结构，硅衬底具有相邻的第一掺杂区域和第二掺杂区域；在两个隔离结构之间的半导体材料层的裸露表面上形成硅材料层；至少在硅材料层的预定表面上形成HK介质层；在两个隔离结构之间的半导体材料层的裸露表面上形成栅极、源极和漏极。该方法使得关闭状态时漂移区中的大部分电通量流向HK介质层，有助于漂移区耗尽，从而可以增加漂移区的掺杂浓度，在开启状态减小器件的导通电阻，进而解决了现有技术为了得到大的击穿电压，延长漂移区导致器件性能变差的问题。
-
公开(公告)号：CN118522733A
公开(公告)日：2024-08-20
申请号：CN202410575830.0
申请日：2024-05-10
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/092 , H01L21/8238 , H01L21/762 , H01L29/78 , H01L29/66 , H01L29/51 , H01L29/423
Abstract: 本公开提供了一种铁电器件及其制备方法，可以应用于半导体技术领域。该铁电器件包括：衬底层；底栅电极，位于衬底层内；铁电层，位于铁电器件内部，铁电层的下表面与底栅电极接触；第一器件隔离层，围绕铁电层；沟道层，与铁电层的上表面接触；源端电极、漏端电极和顶栅电极，均与沟道层的上表面接触；第二器件隔离层，位于源端电极、漏端电极和顶栅电极彼此之间；停止层，位于第一器件隔离层和第二器件隔离层之间，且围绕源端电极、漏端电极和顶栅电极。
-
Patent Agency Ranking
公开(公告)号：CN118398623A
公开(公告)日：2024-07-26
申请号：CN202410346192.5
申请日：2024-03-25
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L27/092 , H01L21/8238
Abstract: 本申请公开了一种晶体管及其制备方法，晶体管包括衬底、半导体层和第一导电层，半导体层形成于衬底一侧，包括多个源区、多个漏区和多个沟道区，源区和漏区沿虚拟环形交替排布，沟道区位于相邻源区与漏区之间；第一导电层形成于沟道区背离衬底一侧以及衬底一侧，包括控制电极，控制电极与沟道区一一对应。该晶体管中的每个量子点均容易操控，可降低不同量子点的差异，提升晶体管的性能。
-
公开(公告)号：CN116487421A
公开(公告)日：2023-07-25
申请号：CN202310641125.1
申请日：2023-05-31
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/45 , H01L29/417 , H01L21/336 , H01L29/786
Abstract: 本申请实施例公开了一种场效应晶体管及其制作方法，该方法中所述源极和所述漏极中至少一个包括层叠的第一电极层、第二电极层和第三电极层，其中，所述第一电极层和所述第三电极层中包括NiSi，所述第二电极层中包括HfO2，从而可以利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，进而减缓硅化物在高温下快速团聚形成高阻NiSi2，提高金属电极中包括镍原子时，场效应晶体管的稳定性，即提高NiSi作为场效应晶体管的金属电极时的稳定性，同时利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，还可以提高所述第一电极层和有源区之间的接触界面的平滑度。
-
公开(公告)号：CN114512396A
公开(公告)日：2022-05-17
申请号：CN202210107875.6
申请日：2022-01-28
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/28 , H01L21/8238
Abstract: 本申请公开了一种金属栅极的制备方法及CMOS器件的制备方法，通过将位于PMOS区域伪栅沟槽以外以及PMOS区域伪栅沟槽内至少槽口处的P型金属功函数层去除掉，使得PMOS区域伪栅沟槽至少槽口处的宽度增大，且PMOS区域伪栅沟槽的顶部高度也减小，从而在很大程度上减小PMOS区域伪栅沟槽的深宽比，主要是减小PMOS区域伪栅沟槽槽口处的深宽比，进而在向PMOS区域的伪栅沟槽内填充金属作为金属栅电极层时，不易在PMOS区域的伪栅沟槽的顶部发生突悬而造成空洞，即改善了向PMOS区域伪栅沟槽内填充金属的填充效果，这将大大增加CMOS器件的可靠性，提高CMOS器件的良品率。
-
公开(公告)号：CN114361037A
公开(公告)日：2022-04-15
申请号：CN202111648572.7
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本申请公开了一种LDMOS器件及其制作方法，所述制作方法包括：提供FDSOI衬底，所述FDSOI衬底包括由下至上依次层叠的硅衬底、埋氧化层和顶层硅；在所述FDSOI衬底上定义有源区和隔离区，并在所述隔离区形成隔离结构；在所述FDSOI衬底上定义漂移区，并在部分所述漂移区形成混合区；在含有所述埋氧化层的所述FDSOI衬底内形成第一阱区，在所述漂移区形成第二阱区；在所述第二阱区形成第一埋层和第二埋层，所述第一埋层位于所述埋氧化层与所述第二埋层之间。应用发明提供的技术方案，可以提高LDMOS的击穿电压，同时降低导通电阻，改善器件的漏电流，提高LDMOS的开关特性与耐击穿性，从而提高LDMOS的器件性能。
-
公开(公告)号：CN119008395A
公开(公告)日：2024-11-22
申请号：CN202411099886.X
申请日：2024-08-12
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本公开提出了一种铁电晶体管的栅极退火方法，包括：在衬底上形成N/P阱层、源极和漏极，其中，源极和漏极形成于N/P阱层的两端；在源极区域和漏极区域沉积形成激光反射层；通过原子层沉积工艺，在栅极区域沉积铁电材料，形成铁电层，对铁电层进行表面富氮处理，以在铁电层的表面形成界面氮吸附层；在形成有界面氮吸附层的铁电层上沉积氮化钛作为盖帽层，以保证铁电层的相稳定，通过激光退火处理，诱导铁电层产生铁电相；在盖帽层上沉积导电金属，以形成栅金属叠层。本公开还提出了基于前述栅极退火方法得到的栅极结构以及铁电晶体管。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.042 seconds)
