-
公开(公告)号：CN106711217B
公开(公告)日：2023-08-08
申请号：CN201610707220.7
申请日：2016-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417
Abstract: 本发明实施例提供了一种包括衬底、多个隔离件、栅极堆叠件和应变材料部分的FinFET。衬底包括位于其上的至少两个鳍。隔离件设置在衬底上，位于鳍之间的每个隔离件包括凹槽轮廓。栅极堆叠件设置在鳍的部分上方和隔离件上方。应变材料部分覆盖由栅极堆叠件暴露的鳍。此外，提供了一种用于制造FinFET的方法。本发明实施例涉及鳍式场效应晶体管及其制造方法。
-
公开(公告)号：CN115528088A
公开(公告)日：2022-12-27
申请号：CN202210884162.0
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本公开提供了半导体结构及其形成方法。半导体结构包含多个纳米结构设置于基板上方以及栅极结构包绕每一个所述纳米结构。每一个所述纳米结构包含通道层，其沿着垂直于基板的方向包夹于两个盖层之间。
-
公开(公告)号：CN108231893B
公开(公告)日：2022-11-18
申请号：CN201711214100.4
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供一种半导体装置的制造方法，包括：形成第一鳍状物与第二鳍状物于基板上；沉积隔离材料包围第一鳍状物与第二鳍状物；形成栅极结构沿第一鳍状物与第二鳍状物的侧壁与上表面上；使栅极结构外部的第一鳍状物与第二鳍状物形成凹陷，以形成第一鳍状物中的第一凹陷与第二鳍状物中的第二凹陷；外延生长第一源极/漏极材料，自第一凹陷与第二凹陷凸出；以及外延生长第二源极/漏极材料于第一源极/漏极材料上，其中第二源极/漏极材料生长于第一源极/漏极材料的相对端的最外表面上的速率较生长于第一源极/漏极材料的相对端之间的第一源极/漏极材料的表面上的速率慢，以及其中第二源极/漏极材料相对于第一源极/漏极材料具有较高的掺杂浓度。
-
公开(公告)号：CN109841671B
公开(公告)日：2022-05-10
申请号：CN201811007588.8
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/78 , H01L21/336
Abstract: 一种方法包括提供结构，其中，该结构含有衬底、衬底上方的栅极结构、以及与栅极结构相邻的含有硅锗(SiGe)的源极/漏极(S/D)部件。该方法还包括将镓(Ga)注入到S/D中；在第一温度的条件下实施第一退火工艺以再结晶SiGe；在第一退火工艺之后，在S/D上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺，以引起金属和S/D之间的反应；以及在第三温度条件下实施第三退火工艺，以激活S/D中含有Ga的掺杂剂。本发明的实施例还提供了半导体器件的形成方法。
-
公开(公告)号：CN113471146A
公开(公告)日：2021-10-01
申请号：CN202110072385.2
申请日：2021-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 在制造半导体器件的方法中，形成鳍结构，在该鳍结构中，第一半导体层和第二半导体层交替地堆叠。在鳍结构上方形成牺牲栅极结构。对未被牺牲栅极结构覆盖的鳍结构的源极/漏极区进行蚀刻，从而形成源极/漏极空间。穿过源极/漏极空间横向蚀刻第一半导体层。在每个蚀刻的第一半导体层的端部上形成由介电材料制成的内部间隔件。在源极/漏极空间中源极/漏极外延层形成以覆盖内部间隔件。第一半导体层中的至少一个具有沿着第一半导体层和第二半导体层的堆叠方向变化的组分。本申请的实施例还提供一种半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN107564853B
公开(公告)日：2020-06-05
申请号：CN201710450329.1
申请日：2017-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/77 , H01L27/088
Abstract: 本发明的实施例使用外延生长工艺形成半导体器件的源极/漏极区域。在实施例中，第一步骤包括使用第一前体、第二前体和蚀刻前体形成源极/漏极区域的块体部分。第二步骤包括用蚀刻剂清洁块体部分，同时将成形掺杂剂引入块体部分以便改变暴露表面的晶体结构。第三步骤包括使用第一前体、第二前体和蚀刻前体形成源极/漏极区域的完成区域。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN111129143A
公开(公告)日：2020-05-08
申请号：CN201910187672.0
申请日：2019-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 半导体器件包括：衬底；鳍，突出于衬底上方，鳍包括化合物半导体材料，该化合物半导体材料包括半导体材料和第一掺杂剂，第一掺杂剂具有与半导体材料不同的晶格常数，其中鳍中第一掺杂剂的浓度沿着从鳍的上表面朝向衬底的第一方向变化；栅极结构，位于鳍上方；沟道区，位于鳍中并且位于栅极结构的正下方；以及源极/漏极区，位于栅极结构的相对侧上，源极/漏极区包括第二掺杂剂，其中沟道区内的第一位置处的第二掺杂剂的浓度高于沟道区内的第二位置处的第二掺杂剂的浓度，其中第一位置处的第一掺杂剂的浓度低于第二位置处的第一掺杂剂的浓度。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN110838526A
公开(公告)日：2020-02-25
申请号：CN201910389875.8
申请日：2019-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开提供一种制造半导体装置的方法，即用于形成多层结构的方法，其中多层结构包括介于不同半导体材料的交替层之间的高度控制的扩散界面。根据本公开实施例，在沉积半导体薄层期间，工艺被控制以维持在低温状态，使得彼此间扩散速率得以被管理，以提供具有陡峭的硅/硅锗界面的扩散界面。高度控制的扩散界面及第一与第二薄层为多层结构提供改进的蚀刻选择性。在一个实施例中，具有水平纳米线(NWs)的栅极全环(GAA)晶体管形成自具有改进的蚀刻选择性的多层结构。在一个实施例中，所形成的GAA晶体管的水平NWs可具有基本上相同的直径，而所形成的硅锗(SiGe)NWs可具有“一体成型”的硅(Si)覆帽。
-
公开(公告)号：CN109817582A
公开(公告)日：2019-05-28
申请号：CN201810154965.4
申请日：2018-02-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L29/78
Abstract: 本发明实施例叙述p型完全应变通道的制作方法，其可在硅锗外延生长时抑制{111}晶面形成。例示性的方法包括形成硅外延层于n型区的碳掺杂顶区上。经由蚀刻可形成凹陷于硅外延层中，其中凹陷露出n型区的碳掺杂顶区。生长硅籽晶层于凹陷中，接着外延生长硅锗层于硅籽晶层上以填入凹陷。硅籽晶层在生长硅锗外延层时，可抑制缺陷生长(如{111}晶面)。
-
公开(公告)号：CN108231893A
公开(公告)日：2018-06-29
申请号：CN201711214100.4
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66795 , H01L29/045 , H01L29/0847 , H01L29/165 , H01L29/267 , H01L29/66636 , H01L29/785 , H01L29/7853 , H01L29/7855 , H01L29/66742
Abstract: 本公开提供一种半导体装置的制造方法，包括：形成第一鳍状物与第二鳍状物于基板上；沉积隔离材料包围第一鳍状物与第二鳍状物；形成栅极结构沿第一鳍状物与第二鳍状物的侧壁与上表面上；使栅极结构外部的第一鳍状物与第二鳍状物形成凹陷，以形成第一鳍状物中的第一凹陷与第二鳍状物中的第二凹陷；外延生长第一源极/漏极材料，自第一凹陷与第二凹陷凸出；以及外延生长第二源极/漏极材料于第一源极/漏极材料上，其中第二源极/漏极材料生长于第一源极/漏极材料的相对端的最外表面上的速率较生长于第一源极/漏极材料的相对端之间的第一源极/漏极材料的表面上的速率慢，以及其中第二源极/漏极材料相对于第一源极/漏极材料具有较高的掺杂浓度。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.046 seconds)
