公开(公告)号：CN110957221A

公开(公告)日：2020-04-03

申请号：CN201910307034.8

申请日：2019-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马志宇 ,  什哈吉·B·摩尔 ,  黄翊铭 ,  张世杰

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种器件包括从衬底延伸的鳍、在鳍的侧壁上方并沿着鳍的侧壁的栅极堆叠件，沿着栅极堆叠件的侧壁的栅极间隔件、以及在鳍中并且与栅极间隔件相邻的外延源极/漏极区。外延源极/漏极区包括在鳍上的第一外延层，第一外延层包括硅、锗和砷，以及在第一外延层上的第二外延层，第二外延层包括硅和磷，第一外延层将第二外延层与鳍隔开。外延源极/漏极区还包括在第二外延层上的第三外延层，第三外延层包括硅、锗和磷。本发明实施例涉及半导体器件及其形成方法。

公开(公告)号：CN110957362A

公开(公告)日：2020-04-03

申请号：CN201910451973.X

申请日：2019-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 什哈吉·B·摩尔 ,  张世杰

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了FinFET器件及其形成方法。该方法包括：在衬底上形成半导体条。在衬底上和相邻的半导体条之间形成隔离区。对隔离区执行第一凹进工艺以暴露半导体条的第一部分。再成形半导体条的第一部分以形成半导体条的再成形的第一部分。对隔离区执行第二凹进工艺，以暴露位于半导体条的再成形的第一部分下方的半导体条的第二部分。再成形半导体条的第二部分以形成半导体条的再成形的第二部分。半导体条的再成形的第一部分和半导体条的再成形的第二部分形成鳍。鳍远离隔离区的最顶部表面延伸。

公开(公告)号：CN110957362B

公开(公告)日：2023-09-19

申请号：CN201910451973.X

申请日：2019-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 什哈吉·B·摩尔 ,  张世杰

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了FinFET器件及其形成方法。该方法包括：在衬底上形成半导体条。在衬底上和相邻的半导体条之间形成隔离区。对隔离区执行第一凹进工艺以暴露半导体条的第一部分。再成形半导体条的第一部分以形成半导体条的再成形的第一部分。对隔离区执行第二凹进工艺，以暴露位于半导体条的再成形的第一部分下方的半导体条的第二部分。再成形半导体条的第二部分以形成半导体条的再成形的第二部分。半导体条的再成形的第一部分和半导体条的再成形的第二部分形成鳍。鳍远离隔离区的最顶部表面延伸。

公开(公告)号：CN111129143B

公开(公告)日：2023-08-22

申请号：CN201910187672.0

申请日：2019-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 什哈吉·B·摩尔 ,  张世杰 ,  李承翰

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 半导体器件包括：衬底；鳍，突出于衬底上方，鳍包括化合物半导体材料，该化合物半导体材料包括半导体材料和第一掺杂剂，第一掺杂剂具有与半导体材料不同的晶格常数，其中鳍中第一掺杂剂的浓度沿着从鳍的上表面朝向衬底的第一方向变化；栅极结构，位于鳍上方；沟道区，位于鳍中并且位于栅极结构的正下方；以及源极/漏极区，位于栅极结构的相对侧上，源极/漏极区包括第二掺杂剂，其中沟道区内的第一位置处的第二掺杂剂的浓度高于沟道区内的第二位置处的第二掺杂剂的浓度，其中第一位置处的第一掺杂剂的浓度低于第二位置处的第一掺杂剂的浓度。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110957221B

公开(公告)日：2023-09-22

申请号：CN201910307034.8

申请日：2019-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马志宇 ,  什哈吉·B·摩尔 ,  黄翊铭 ,  张世杰

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种器件包括从衬底延伸的鳍、在鳍的侧壁上方并沿着鳍的侧壁的栅极堆叠件，沿着栅极堆叠件的侧壁的栅极间隔件、以及在鳍中并且与栅极间隔件相邻的外延源极/漏极区。外延源极/漏极区包括在鳍上的第一外延层，第一外延层包括硅、锗和砷，以及在第一外延层上的第二外延层，第二外延层包括硅和磷，第一外延层将第二外延层与鳍隔开。外延源极/漏极区还包括在第二外延层上的第三外延层，第三外延层包括硅、锗和磷。本发明实施例涉及半导体器件及其形成方法。

公开(公告)号：CN111129143A

公开(公告)日：2020-05-08

申请号：CN201910187672.0

申请日：2019-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 什哈吉·B·摩尔 ,  张世杰 ,  李承翰

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 半导体器件包括：衬底；鳍，突出于衬底上方，鳍包括化合物半导体材料，该化合物半导体材料包括半导体材料和第一掺杂剂，第一掺杂剂具有与半导体材料不同的晶格常数，其中鳍中第一掺杂剂的浓度沿着从鳍的上表面朝向衬底的第一方向变化；栅极结构，位于鳍上方；沟道区，位于鳍中并且位于栅极结构的正下方；以及源极/漏极区，位于栅极结构的相对侧上，源极/漏极区包括第二掺杂剂，其中沟道区内的第一位置处的第二掺杂剂的浓度高于沟道区内的第二位置处的第二掺杂剂的浓度，其中第一位置处的第一掺杂剂的浓度低于第二位置处的第一掺杂剂的浓度。本发明的实施例还涉及形成半导体器件的方法。