-
公开(公告)号：CN109427593B
公开(公告)日：2021-11-02
申请号：CN201810987391.9
申请日：2018-08-28
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L21/336 , H01L29/78
Abstract: 一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分，以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。
-
公开(公告)号：CN112420702A
公开(公告)日：2021-02-26
申请号：CN202010682034.9
申请日：2020-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/49 , H01L21/8238
Abstract: 半导体装置包括基板、栅极堆叠和磊晶结构。栅极堆叠位于基板上方并且包括栅极介电层、底部功函数金属层、顶部功函数金属层和填充金属。底部功函数金属层位于栅极介电层上方。顶部功函数金属层在底部功函数金属层上方并与其接触。顶部功函数金属层和底部功函数金属层中的至少一个包括掺杂剂，并且顶部功函数金属层比底部功函数金属层厚。填充金属位于顶部功函数金属层上方。磊晶结构位于基板上方并与栅极堆叠相邻。
-
公开(公告)号：CN109427593A
公开(公告)日：2019-03-05
申请号：CN201810987391.9
申请日：2018-08-28
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L21/336 , H01L29/78
Abstract: 一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分，以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。
-
公开(公告)号：CN115831873A
公开(公告)日：2023-03-21
申请号：CN202210657728.6
申请日：2022-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明的实施例涉及半导体器件及其制造方法。半导体器件包括栅极结构、n型源极/漏极部件、p型源极/漏极部件、NFET沟道和PFET沟道。栅极结构在衬底上方。n型源极/漏极部件分别位于栅极结构的相对的第一侧和第二侧处。p型源极/漏极部件分别位于栅极结构的相对的第三侧和第四侧处。NFET沟道在栅极结构内延伸并且连接n型源极/漏极部件。PFET沟道在栅极结构内延伸并且连接p型源极/漏极部件。NFET沟道和PFET沟道由栅极结构垂直间隔开。
-
公开(公告)号：CN115528088A
公开(公告)日：2022-12-27
申请号：CN202210884162.0
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本公开提供了半导体结构及其形成方法。半导体结构包含多个纳米结构设置于基板上方以及栅极结构包绕每一个所述纳米结构。每一个所述纳米结构包含通道层，其沿着垂直于基板的方向包夹于两个盖层之间。
-
Patent Agency Ranking
公开(公告)号：CN107230729B
公开(公告)日：2022-04-19
申请号：CN201710178653.2
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L29/78 , H01L21/336 , H01L29/08
Abstract: 一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍，和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区，并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有1019原子cm‑3或更少的掺杂剂的GeSn或SiGeSn，以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN113053754A
公开(公告)日：2021-06-29
申请号：CN202011414019.2
申请日：2020-12-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/36
Abstract: 一种半导体元件及其制造方法，制造半导体元件的方法包括形成具有交替的第一半导体层和第二半导体层的堆叠的鳍片结构于基板上；形成虚设栅极结构横跨于鳍片结构上；蚀刻鳍片结构的多个部分以暴露基板的多个部分；形成源极/漏极应力源于基板的暴露的多个部分上；在形成源极/漏极应力源之后，去除虚设栅极结构；在去除虚设栅极结构之后，去除第一半导体层，使得第二半导体层悬浮在源极/漏极应力源之间；以及形成栅极结构以包围每个悬浮的第二半导体层。每个源极/漏极应力源均包括第一源极/漏极层和在第一源极/漏极层上方的第二源极/漏极层。第二源极/漏极层中的IV族元素或V族元素的原子浓度大于第一源极/漏极层中的IV族元素或V族元素的原子浓度。
-
公开(公告)号：CN109872954A
公开(公告)日：2019-06-11
申请号：CN201811391892.7
申请日：2018-11-21
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 一种半导体元件的制造方法包括在基板上方形成鳍结构；形成邻接鳍结构的源极/漏极结构，其中源极/漏极结构包括锡，及使源极/漏极结构曝露于含硼气体以将硼扩散至源极/漏极结构内，以在源极/漏极结构内形成掺杂区域。
-
公开(公告)号：CN114530484A
公开(公告)日：2022-05-24
申请号：CN202110346601.8
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/161 , H01L21/336 , H01L29/78
Abstract: 本揭露描述了一种半导体装置及其制作方法，半导体装置包括基板、该基板上的缓冲层及缓冲层上的堆叠的鳍式结构。缓冲层可以包括锗，且堆叠的鳍式结构可以包括具有锗及锡的半导体层。半导体装置进一步包括围绕半导体层的一部分的栅极结构及在缓冲层上并与半导体层接触的磊晶结构。磊晶结构包括锗及锡。
-
公开(公告)号：CN107230729A
公开(公告)日：2017-10-03
申请号：CN201710178653.2
申请日：2017-03-23
Applicant: 台湾积体电路制造股份有限公司 , 刘致为
IPC: H01L29/78 , H01L21/336 , H01L29/08
CPC classification number: H01L29/7849 , H01L21/02535 , H01L21/823807 , H01L21/823821 , H01L21/823828 , H01L21/823864 , H01L27/0924 , H01L29/0847 , H01L29/1033 , H01L29/165 , H01L29/66545 , H01L29/785 , H01L29/66795
Abstract: 一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍，和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区，并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有1019原子cm‑3或更少的掺杂剂的GeSn或SiGeSn，以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.027 seconds)
