半导体装置
    31.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115528111A

    公开(公告)日:2022-12-27

    申请号:CN202210253468.6

    申请日:2022-03-15

    Abstract: 公开了半导体装置,所述半导体装置包括:有源图案,位于基底上;源极/漏极图案,位于有源图案上;沟道图案,位于有源图案上,连接到源极/漏极图案,并且包括堆叠的半导体图案;栅电极,在第一方向上延伸并与沟道图案叠置;以及栅极绝缘层,位于栅电极与沟道图案之间。源极/漏极图案包括第一半导体层和第二半导体层,第一半导体层包括中心部分和边缘部分,中心部分包括与栅极绝缘层接触的第二外侧表面,边缘部分与中心部分的一侧相邻并且包括与栅极绝缘层接触的第一外侧表面。与第一外侧表面相比,第二外侧表面进一步朝向第二半导体层凹陷。

    半导体器件及制造其的方法
    32.
    发明公开

    公开(公告)号:CN115295619A

    公开(公告)日:2022-11-04

    申请号:CN202210423953.3

    申请日:2022-04-21

    Abstract: 一种半导体器件,包括:包含有源图案的基板、在有源图案上的沟道图案和源极/漏极图案、提供在沟道图案上并在第一方向上延伸的栅电极、以及联接到源极/漏极图案的有源接触。有源接触包括掩埋在源极/漏极图案中的掩埋部分以及在掩埋部分上的接触部分。掩埋部分包括提供在源极/漏极图案的下部中的扩展部分以及将接触部分连接到扩展部分的垂直延伸部分。

    半导体器件
    33.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113889533A

    公开(公告)日:2022-01-04

    申请号:CN202110748137.5

    申请日:2021-07-02

    Abstract: 一种半导体器件包括:包括鳍型有源区的衬底,鳍型有源区在第一方向上延伸;在鳍型有源区上的多个沟道层,多个沟道层包括在垂直于衬底的上表面的方向上彼此脱离直接接触的最上面的沟道层、最下面的沟道层和居间的沟道层;围绕多个沟道层并在与第一方向交叉的第二方向上延伸的栅电极;在多个沟道层和栅电极之间的栅极绝缘膜;以及电连接到多个沟道层的源极/漏极区。在沿第二方向截取的截面中,最上面的沟道层具有比居间的沟道层的宽度大的宽度。

    包括超晶格图案的半导体器件

    公开(公告)号:CN113571581A

    公开(公告)日:2021-10-29

    申请号:CN202110106943.2

    申请日:2021-01-26

    Abstract: 公开了一种半导体器件,包括:衬底,包括第一区域和第二区域;第一有源图案,从第一区域向上延伸;第一超晶格图案,在第一有源图案上;第一有源鳍,居中设置在第一有源图案上;第一栅电极,设置在第一有源鳍上;以及第一源极/漏极图案,设置在第一有源鳍的相对侧和第一有源图案上。第一超晶格图案包括至少一个第一半导体层和至少一个第一含阻挡剂层,以及第一含阻挡剂层包括氧、碳、氟和氮中的至少一种。

    包括外延区的半导体器件
    35.
    发明公开

    公开(公告)号:CN112909074A

    公开(公告)日:2021-06-04

    申请号:CN202011282169.2

    申请日:2020-11-16

    Abstract: 提供了一种半导体器件。半导体器件包括:半导体衬底上的有源区;有源区上的沟道区;在有源区上邻近沟道区的源极/漏极区;沟道区上与沟道区交叠的栅极结构;源极/漏极区上的接触结构;接触结构和栅极结构之间的栅极间隔物;以及围绕接触结构的侧表面的接触间隔物。源极/漏极区包括具有凹陷表面的第一外延区、以及第一外延区的凹陷表面上的第二外延区,并且第二外延区包括延伸部,延伸部在水平方向上从在竖直方向上与接触结构交叠的部分延伸,并且在竖直方向上与接触间隔物交叠。

    包括金属氧化物半导体晶体管的集成电路半导体器件

    公开(公告)号:CN110137137A

    公开(公告)日:2019-08-16

    申请号:CN201910103231.8

    申请日:2019-02-01

    Abstract: 一种集成电路半导体器件包括:第一区域,具有第一有源图案,该第一有源图案具有第一突出部分和第一凹陷部分;以及第二区域,具有第二有源图案,该第二有源图案具有第二突出部分和第二凹陷部分。第一栅极图案在第一突出部分上。第二栅极图案在第二突出部分上。第一源极/漏极区域在第一有源图案的第一凹陷部分之一上且在第一栅极图案中的两个之间。第一源极/漏极区域在其上部具有第一增强外延层。第二源极/漏极区域在第二有源图案的第二凹陷部分之一上且在第二栅极图案中的两个之间。第二源极/漏极区域具有第二增强外延层,该第二增强外延层具有与第一增强外延层的第一外延生长表面不同地成形的外延生长表面。

    半导体装置
    38.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN120050997A

    公开(公告)日:2025-05-27

    申请号:CN202411113347.7

    申请日:2024-08-14

    Abstract: 本发明构思的技术思想的半导体装置包括:第一晶体管,其包括在第一方向上延伸的第一沟道区域和接触第一沟道区域的第一源极/漏极区域;第二晶体管,其包括第二沟道区域和接触第二沟道区域的第二源极/漏极区域,该第二沟道区域在第一晶体管上,并且在垂直于第一方向的第二方向上与第一晶体管间隔开并在第一方向上延伸;伪层,其在第一晶体管下方;保护层,其在伪层下方,并且包括在第一方向上凹进的凹进部分;以及间隔件,其在凹进部分上。

    半导体器件
    39.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119947085A

    公开(公告)日:2025-05-06

    申请号:CN202410930454.2

    申请日:2024-07-11

    Abstract: 公开了一种半导体器件,所述半导体器件包括:衬底,所述衬底包括器件隔离图案和有源区;位线,所述位线在所述衬底上在第一方向上延伸;半导体图案,所述半导体图案位于所述位线上;生长掩模层,所述生长掩模层位于所述位线上并具有与所述半导体图案接触的侧壁;字线,所述字线位于所述位线上并在与所述第一方向交叉的第二方向上延伸;以及栅极电介质图案,所述栅极电介质图案位于所述字线和所述半导体图案之间。所述生长掩模层的顶表面处于高于所述半导体图案的底表面的高度的高度处。

    制造半导体存储器件的方法
    40.
    发明公开

    公开(公告)号:CN119835936A

    公开(公告)日:2025-04-15

    申请号:CN202411053481.2

    申请日:2024-08-02

    Inventor: 金真范

    Abstract: 一种制造半导体存储器件的方法包括:在衬底上形成具有多个开口的金属籽晶图案;从衬底和金属籽晶图案形成金属硅化物图案;在衬底和金属硅化物图案之间的界面处沿垂直方向生长单晶半导体图案,其中,垂直方向垂直于衬底;以及在金属硅化物图案和单晶半导体图案之间的界面处沿垂直方向生长牺牲半导体图案。

Patent Agency Ranking