公开(公告)号：CN115528111A

公开(公告)日：2022-12-27

申请号：CN202210253468.6

申请日：2022-03-15

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金真范 ,  金茶惠 ,  张仁圭 ,  申东石

IPC: H01L29/78 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L29/08

Abstract: 公开了半导体装置，所述半导体装置包括：有源图案，位于基底上；源极/漏极图案，位于有源图案上；沟道图案，位于有源图案上，连接到源极/漏极图案，并且包括堆叠的半导体图案；栅电极，在第一方向上延伸并与沟道图案叠置；以及栅极绝缘层，位于栅电极与沟道图案之间。源极/漏极图案包括第一半导体层和第二半导体层，第一半导体层包括中心部分和边缘部分，中心部分包括与栅极绝缘层接触的第二外侧表面，边缘部分与中心部分的一侧相邻并且包括与栅极绝缘层接触的第一外侧表面。与第一外侧表面相比，第二外侧表面进一步朝向第二半导体层凹陷。

公开(公告)号：CN119855192A

公开(公告)日：2025-04-18

申请号：CN202411450993.2

申请日：2024-10-17

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  金宰陖 ,  张仁圭 ,  金光俊 ,  金成焕 ,  郑智元 ,  表正常

IPC: H10D30/60 ,  H10D62/10 ,  H10D62/60 ,  H10D62/832 ,  H10D62/834

Abstract: 公开了半导体装置。所述半导体装置包括：基底；有源图案，在基底上在第一方向上延伸；多个沟道层，在有源图案上并且在垂直方向上彼此间隔开；栅极结构，与有源图案交叉，栅极结构围绕所述多个沟道层并且在与第一方向正交的第二方向上延伸；以及源极/漏极图案，在有源图案的在栅极结构的两侧上的区域上，并且具有连接到所述多个沟道层的侧表面中的每个的半导体衬层以及在半导体衬层上的半导体填充层。半导体衬层包括掺杂有第一导电类型杂质的硅锗(SiGe)。半导体填充层包括具有比半导体衬层的锗(Ge)浓度高的Ge浓度的外延层，并且外延层掺杂有Ga。

公开(公告)号：CN118471917A

公开(公告)日：2024-08-09

申请号：CN202311359567.3

申请日：2023-10-19

Applicant: 三星电子株式会社

Inventor： 张仁圭 ,  金真范 ,  郑秀珍 ,  金傔 ,  金茶惠

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/528 ,  H01L23/538

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，设置在基底上；栅极结构，设置在有源图案上；沟道，设置在基底上并且在基本垂直于基底的上表面的竖直方向上彼此间隔开；第一外延层，设置在有源图案的与栅极结构相邻的部分上；以及接触插塞，设置在第一外延层上。接触插塞包括：下部；中部，设置在下部上，其中，中部具有沿着竖直方向从其底部到顶部增大的宽度；以及上部，设置在中部上。