公开(公告)号：CN119108397A

公开(公告)日：2024-12-10

申请号：CN202311832327.0

申请日：2023-12-28

Applicant: 三星电子株式会社

Inventor： 金真范 ,  杨贵福 ,  梁锡 ,  李商文 ,  张星旭 ,  张诚桓 ,  崔元熙

IPC: H01L27/092 ,  H01L23/48

Abstract: 提供了一种半导体装置，所述半导体装置包括：下图案层，包括第一半导体材料；第一导电类型掺杂图案层，设置在下图案层上并且包括掺杂有第一导电类型杂质的半导体材料；源极/漏极图案，设置在第一导电类型掺杂图案层上并且包括掺杂有不同于第一导电类型杂质的第二导电类型杂质的半导体材料；沟道图案，包括半导体图案，半导体图案连接在源极/漏极图案之间，彼此隔开地堆叠，并包括与第一半导体材料不同的第二半导体材料；以及栅极图案，设置在第一导电类型掺杂图案层上并在源极/漏极图案之间，并且围绕沟道图案。

公开(公告)号：CN120050997A

公开(公告)日：2025-05-27

申请号：CN202411113347.7

申请日：2024-08-14

Applicant: 三星电子株式会社

Inventor： 赵仁海 ,  金真范 ,  梁锡 ,  韩秀彬

IPC: H10D84/85 ,  H10D84/03 ,  B82Y10/00

Abstract: 本发明构思的技术思想的半导体装置包括：第一晶体管，其包括在第一方向上延伸的第一沟道区域和接触第一沟道区域的第一源极/漏极区域；第二晶体管，其包括第二沟道区域和接触第二沟道区域的第二源极/漏极区域，该第二沟道区域在第一晶体管上，并且在垂直于第一方向的第二方向上与第一晶体管间隔开并在第一方向上延伸；伪层，其在第一晶体管下方；保护层，其在伪层下方，并且包括在第一方向上凹进的凹进部分；以及间隔件，其在凹进部分上。