公开(公告)号：CN1832201A

公开(公告)日：2006-09-13

申请号：CN200610004393.9

申请日：2006-02-16

Applicant: 三星电子株式会社

Inventor： 金柱亨 ,  韩祯希 ,  金桢雨 ,  闵约赛 ,  金汶庆 ,  郑渊硕

IPC: H01L29/792 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L29/4232 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种非易失性存储器件，其包括：形成在半导体衬底上的隧道绝缘膜；形成在该隧道绝缘膜上的存储节点；形成在该存储节点上的阻挡绝缘膜；以及形成在该阻挡绝缘膜上的控制栅极电极。该存储节点至少包括具有不同陷阱密度的两层捕获膜，该阻挡绝缘膜具有比硅氧化物膜的介电常数大的介电常数。

公开(公告)号：CN1790718A

公开(公告)日：2006-06-21

申请号：CN200510119953.0

申请日：2005-10-08

Applicant: 三星电子株式会社

Inventor： 田尚勋 ,  韩桢希 ,  金桢雨

IPC: H01L27/105 ,  H01L27/112 ,  H01L27/115 ,  H01L29/78

CPC classification number: H01L29/513 ,  G11C16/0416 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/7881 ,  H01L29/792

Abstract: 一种非易失半导体存储器件，它包括具有源区、漏区和在源区和漏区之间提供的沟道区的衬底，以及位于沟道区上部的栅极堆叠和位于栅极堆叠上部的金属栅极。金属栅极是由相对栅极堆叠的复合层具有特定金属逸出功的金属构成的，以使电子通过直接隧穿效应贯穿阻挡层的整个厚度。栅极堆叠优选地包括一种选自由ONO、ONH、OHH、OHO、HHH或HNH构成的多层堆叠组的多层堆叠，其中O为氧化物材料、N为SiN、H为高κ材料。

公开(公告)号：CN1776914A

公开(公告)日：2006-05-24

申请号：CN200510084792.6

申请日：2005-07-21

Applicant: 三星电子株式会社

Inventor： 蔡洙杜 ,  金汶庆 ,  李兆远 ,  金桢雨

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/8247 ,  H01L21/336

CPC classification number: G11C16/0475 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明提供了多位非易失性存储器件及其操作方法和制造方法。存储器件包括形成在半导体衬底内的沟道区及与沟道区形成肖特基接触的源极和漏极。而且，中心栅极电极位于沟道区的一部分上，且第一和第二侧壁栅极电极沿着中心栅极电极的外侧形成在沟道区上。第一和第二存储节点形成在沟道区和侧壁栅极电极之间。

公开(公告)号：CN1571161A

公开(公告)日：2005-01-26

申请号：CN200410064028.8

申请日：2004-04-30

Applicant: 三星电子株式会社

Inventor： 蔡洙杜 ,  金桢雨 ,  李正贤 ,  金汶庆 ,  黄显相

IPC: H01L27/115 ,  H01L27/105 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L21/28194 ,  H01L21/28282 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66833

Abstract: 本发明提供一种非易失性半导体存储器件，它包括具有以预定距离隔开的源区和漏区的半导体衬底，以及形成在衬底上的源区和漏区之间的栅极叠层，栅极叠层的一端接触源区而栅极叠层的另一端接触漏区，其中，栅极叠层包括：隧道层；掺杂以预定第一掺杂杂质、具有比氮化物(Si3N4)膜更高的介电常数的第一俘获材料膜；具有比氮化物膜更高的介电常数的第一绝缘膜；以及栅电极，所有这些膜被顺序淀积到衬底上。本发明还提供了一种能够根据掺杂浓度来有效控制俘获密度的非易失性半导体存储器件，从而在较低的工作电压下提高数据的写入/抺去速度。

公开(公告)号：CN1338793A

公开(公告)日：2002-03-06

申请号：CN01124577.8

申请日：2001-08-10

Applicant: 三星电子株式会社

Inventor： 宋寅相 ,  金桢雨 ,  姜锡镇 ,  宋薰 ,  宋基武 ,  权泳佑 ,  千昌律 ,  徐用教

IPC: H01P7/10 ,  H03H9/00

CPC classification number: H01P7/065

Abstract: 一种谐振器,包括有槽的下部基片;充满该槽的电介质;材料膜形成于该槽内壁上,用于防止下部基片和电解质之间的介电常数突然变化;上部基片与下部基片组合以形成空腔;导电薄膜形成于上部基片下表面上以对着电介质,还有与材料膜接触的狭槽,并使电介质露出;以及用于波导管的带状传输线,其形成于上部基片上表面上并与导电薄膜相连。通过使空腔充满电介质(或磁性材料),对应于给定谐振频率的空腔尺寸能减小。

公开(公告)号：CN101273456B

公开(公告)日：2012-04-18

申请号：CN200680035573.1

申请日：2006-09-27

Applicant: 康奈尔研究基金公司 ,  三星电子株式会社

Inventor： 桑迪普·蒂瓦里 ,  金桢雨

IPC: H01L27/115 ,  H01L21/8246 ,  H01L41/00 ,  B81B3/00 ,  H01L27/12 ,  G11C13/02 ,  H01L21/336 ,  H01L27/06 ,  G11C11/00 ,  H01L29/788 ,  H01L27/10 ,  G11C23/00 ,  H01L21/8247 ,  H01L51/00

CPC classification number: H01L27/115 ,  B81B3/0072 ,  B81B2201/016 ,  B82Y10/00 ,  G11C13/0014 ,  G11C13/0016 ,  G11C13/025 ,  G11C23/00 ,  G11C2213/14 ,  G11C2213/17 ,  G11C2213/77 ,  H01H9/547 ,  H01H59/0009 ,  H01H61/0107 ,  H01L21/28273 ,  H01L27/112 ,  H01L29/66825 ,  H01L29/785

Abstract: 具有双稳态位置的纳米机械装置，用于形成开关和存储器装置。所述装置可驱动至不同的位置，可连接到不同配置中的晶体管装置，以提供存储器装置。驱动机制包括静电方法和加热。在一个形式中，所述机械装置形成场效应晶体管的栅极，参见图2A。在另一形式中，所述装置可以是开关，开关可以不同的方式连接晶体管，当导通和断开时影响其电子特性。在一个实施例中，所述存储器开关包括用可拉长的或可压缩的膜形成，参见图5B。交叉点开关由多个交叉的导电的导体的列和行形成，参见图11A。可驱动开关位于列和行的各个交叉点之间，使得各个交叉点可单独地访问。基于侧壁的开关可连接晶体管的浮栅(823)，参见图8B。

公开(公告)号：CN1832202B

公开(公告)日：2010-05-12

申请号：CN200610004708.X

申请日：2006-01-27

Applicant: 财团法人SEOUL大学校产学协力财团 ,  三星电子株式会社

Inventor： 沈载星 ,  朴炳国 ,  李钟德 ,  金桢雨

IPC: H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247 ,  G11C16/02

Abstract: 本发明涉及一种在有源区域具有多层掺杂层的电荷陷阱闪存单元和利用该闪存单元的存储阵列及其操作方法。本发明的电荷陷阱存储单元和已知技术相比所具备的特征是其有源区域内适当形成多层掺杂层。并且，和源区及漏区形成PN结的部分，将通过所述多层掺杂层诱导电子进行带间穿隧，并于预定的负偏置电压条件下，加速所述隧穿电子，从而产生雪崩现象。由此，本发明的存储阵列通过把所述雪崩现象中所生成的空穴注入到每个存储单元的多层介电层的方式进行程序化操作；而进行擦除操作时，则采取通过FN隧穿方式把通道中的电子注入到每个单元的多层介电层中的方式。

公开(公告)号：CN100530686C

公开(公告)日：2009-08-19

申请号：CN03142350.7

申请日：2003-06-13

Applicant: 三星电子株式会社

Inventor： 蔡洙杜 ,  金桢雨 ,  金柱亨

IPC: H01L29/772 ,  H01L21/335

CPC classification number: B82Y10/00 ,  H01L29/7888 ,  Y10S977/937 ,  Y10S977/938

Abstract: 本发明提供了一种具有存储功能的单电子晶体管及其制造方法。在该单电子晶体管中，顺序叠置第一衬底和绝缘膜。第二衬底设置在绝缘膜上，并包括源极区、沟道区和漏极区。隧穿膜位于在第二衬底上。至少两个俘获层以间隔位于隧穿膜上，在该间隔中可在沟道区中形成至少一个量子点。栅极电极接触俘获层和该俘获层之间的隧穿膜。由于该单电子晶体管简单，且包括单个栅极电极，所以其制造工艺和其工作电路可简化，且可降低功耗。

公开(公告)号：CN100502009C

公开(公告)日：2009-06-17

申请号：CN200510003665.9

申请日：2005-01-07

Applicant: 三星电子株式会社

Inventor： 田尚勋 ,  金桢雨 ,  马东俊 ,  崔圣圭

IPC: H01L27/10 ,  H01L29/78

CPC classification number: H01L21/02164 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/28282 ,  H01L21/31616 ,  H01L21/31645 ,  H01L28/56 ,  H01L29/513 ,  H01L29/792

Abstract: 提供了一种SONOS型存储器，包括半导体衬底；配置在半导体衬底中、用预定导电性的杂质离子掺杂的、彼此分开预定距离的、并且之间插入沟道区的第一杂质区和第二杂质区；和在第一杂质区和第二杂质区之间的半导体衬底上形成的数据存储型堆叠。数据存储型堆叠包括依次形成的隧道氧化层、用于存储数据的存储节点层、阻挡氧化层和电极层。存储节点层的介电常数高于隧道氧化层的介电常数和阻挡氧化层的介电常数，并且存储节点层的能带差低于隧道氧化层的能带差和阻挡氧化层的能带差，隧道氧化层和阻挡氧化层是高介电绝缘层。

公开(公告)号：CN101276819A

公开(公告)日：2008-10-01

申请号：CN200810087429.3

申请日：2008-03-27

Applicant: 三星电子株式会社

Inventor： 韩祯希 ,  金志永 ,  王康龙 ,  金桢雨 ,  蔡洙杜 ,  朴赞真

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/115 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0688 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

Abstract: 提供了一种非易失性存储器件，其可以实现高集成度并且具有高可靠性。多个第一半导体层被堆叠在衬底上。多个第二半导体层分别被插入到多个第一半导体层之间，并且从多个第一半导体层的每一个的一端凹陷，以便在多个第一半导体层之间限定多个第一沟槽。在多个第一沟槽内部的第二半导体层表面上提供多个第一存储节点。该器件还包括多个第一控制栅电极，其形成于多个第一存储节点上，用于填充多个第一沟槽。