公开(公告)号：CN111211821A

公开(公告)日：2020-05-29

申请号：CN201911029196.6

申请日：2019-10-28

Applicant: 三星电子株式会社

Inventor： 程红兵 ,  权赫准 ,  宋基逢 ,  詹祺

IPC: H04B7/0426 ,  H04B7/06 ,  H04B7/08

Abstract: 本文公开了一种用于单连接天线阵列的模拟波束成形的系统和方法。该方法包括：基于每个天线估计模拟信道；基于所估计的模拟信道显式计算模拟波束成形矩阵；以及基于所计算的模拟波束成形矩阵执行模拟波束成形。

公开(公告)号：CN108234366A

公开(公告)日：2018-06-29

申请号：CN201710740173.0

申请日：2017-08-25

Applicant: 三星电子株式会社

Inventor： 埃米尔·戴兹夫里晏 ,  威戈尼斯·塞德拉曼 ,  权赫准 ,  哈米德·马勒基 ,  李林波 ,  宋基奉

IPC: H04L25/03

Abstract: 一种用于频域载波间干扰补偿的设备和方法。提供了一种在接收器接收信号的方法和设备。接收器的处理器基于近似载波间干扰(ICI)矩阵的实矩阵部分和从接收的信号估计的频率偏移(FO)来计算频率偏移(FO)载波间干扰(ICI)补偿。所述处理器在频域将FO ICI补偿应用于接收的信号以产生经过ICI补偿的输出。所述处理器将相位旋转应用于经过ICI补偿的输出。

公开(公告)号：CN100424877C

公开(公告)日：2008-10-08

申请号：CN200510081784.6

申请日：2005-06-03

Applicant: 三星电子株式会社

Inventor： 李在永 ,  权赫准 ,  金致旭 ,  金成勋 ,  朴润植

IPC: H01L27/108 ,  H01L21/8242 ,  H01L21/768

Abstract: 本发明涉及一种使用例如同步动态随机存取存储器(SDRAM)电路的方法和利用该方法形成的器件。在一个所描述的实施例中，在SDRAM的存储阵列部件的上方淀积并依次构图三层金属层。相对较宽的电源导线被布设于第三金属层上，使得第一和第二金属层上的电源导线在尺寸上缩短或者在一些情况下可以去除。所述相对较宽的电源导线因而能够为存储阵列提供更稳定的供电，并且也能在第一和/或第二金属上空出一部分空间以用于布设附加的和/或占用更宽空间的信号线。还描述和要求了其它的实施例。

公开(公告)号：CN1581355A

公开(公告)日：2005-02-16

申请号：CN200410056444.3

申请日：2004-08-09

Applicant: 三星电子株式会社

Inventor： 林钟亨 ,  权赫准 ,  李贤奎

IPC: G11C11/4063

CPC classification number: G11C11/4076 ,  G11C11/4096 ,  G11C2207/002 ,  G11C2207/229

Abstract: 本文公开了能够在写入恢复时间(tWR)期间，通过重写最后写入数据减少数据写入错误的半导体器件和控制它的方法。该半导体器件包括由数个重复单元组成的存储单元阵列；位线放大器，用于放大存储单元阵列的位线电压和互补位线电压之间的电压差；通过列选择线信号启动的切换器件，用于分别将数据线和互补数据线与位线和互补位线电连接；和写入驱动器，用于将写入数据电压供应给数据线和互补数据线，其中，列选择线信号是在写入恢复时间期间生成的。控制该半导体器件的方法包括如下步骤：将数据电压写入存储单元阵列中；和在写入恢复时间期间生成列选择线信号。

公开(公告)号：CN111698006B

公开(公告)日：2024-06-11

申请号：CN202010169434.X

申请日：2020-03-12

Applicant: 三星电子株式会社

Inventor： 权赫准 ,  S.乔德哈里 ,  宋基逢

IPC: H04B7/0413 ,  G06N3/045 ,  G06N3/084

Abstract: 本文提供了一种用于训练神经网络的方法和系统。根据一个实施例，所述方法包括：生成与第一调制方案相对应的第一标记数据集和与第二调制方案相对应的第二标记数据集；使用第一标记数据集和第二标记数据集，基于反向传播来确定第一神经网络层与第二神经网络之间的成本函数的第一梯度；以及使用第一标记数据集，基于反向传播来确定第二神经网络层与第三神经网络层的第一节点集合之间的成本函数的第二梯度。第三神经网络层的第一节点集合对应于与第一调制方案相关联的第一多个检测器类别。

公开(公告)号：CN112511467B

公开(公告)日：2024-06-07

申请号：CN202010933109.6

申请日：2020-09-08

Applicant: 三星电子株式会社

Inventor： 权赫准 ,  丁亚聪

IPC: H04L25/02 ,  H04L25/03 ,  H04L27/26

Abstract: 提供了一种使用反馈环路进行符号时间恢复的方法和设备。第一方法包括：接收估计的第一到达路径FAP；处理估计的FAP；对处理后的估计FAP提供取整运算以产生用于调整快速傅里叶变换FFT窗口的调整值；基于处理后的所述估计的FAP来确定量化误差；以及对所述量化误差与处理后的所述估计的FAP进行求和。第二方法包括：接收估计的FAP；确定所述估计的FAP的加权平均；处理所述估计的FAP的加权平均；对所述估计的FAP的处理后的加权平均提供取整运算以产生用于调整FFT窗口的调整值；基于先前时隙中的所述估计的FAP的处理后的加权平均来确定延迟的STR调整；以及第所述延迟的STR调整与当前时隙中的所述估计的FAP的处理后的加权平均求和。

公开(公告)号：CN111277260B

公开(公告)日：2024-03-19

申请号：CN201910715862.5

申请日：2019-08-05

Applicant: 三星电子株式会社

Inventor： 田周鄠 ,  朴真熙 ,  权赫准

IPC: H03K19/003 ,  H03K3/011 ,  H03K3/012 ,  H03K3/3565

Abstract: 公开一种保护集成电路的方法、施密特触发器和静电保护电路。提供一种具有可变的施密特触发器特性的静电保护电路。所述静电保护电路使用施密特触发器电路保护集成电路免受过电压影响。施密特触发器电路包括：第一分支和第二分支，桥接在电源轨与接地轨之间。施密特触发器电路在第二分支并联连接到第一分支时以窄滞回宽度进行操作，并且在第二分支不并联连接到第一分支时以宽滞回宽度进行操作。所述静电保护电路在弱过电压被施加到电源轨时，使用窄滞回宽度释放电源轨的过电压，并且在强过电压被施加到电源轨时，使用宽滞回宽度释放电源轨的过电压。

公开(公告)号：CN116827483A

公开(公告)日：2023-09-29

申请号：CN202310185313.8

申请日：2023-03-01

Applicant: 三星电子株式会社

Inventor： M·哈吉尔 ,  权赫准 ,  M·拉赫玛蒂

IPC: H04L1/00

Abstract: 公开了一种对传输块的比特的对数似然比进行归一化的系统和方法。对于窄带信道估计(NBCE)，基于传输块的估计延迟扩展、循环前缀、估计多普勒扩展、秩、调制和编码方案(MCS)以及信噪比(SN来选择归一化因子，并且使用该归一化因子来调节传输块的各个比特的输入llrin，以分别形成传输块的各个比特的输出llrout。对于宽带信道估计，基于传输块的秩/MCS/SNR来选择归一化因子，并且使用归一化因子来调节传输块的各个比特的输入llrin，以分别形成传输块的各个比特的输出llrout。

公开(公告)号：CN116465917A

公开(公告)日：2023-07-21

申请号：CN202310015707.9

申请日：2023-01-05

Applicant: 三星电子株式会社

Inventor： 郑知诚 ,  高畅薰 ,  刘乘恩 ,  权五勋 ,  权赫准

IPC: G01N23/2251 ,  G06F30/392 ,  G06F30/398 ,  G06V10/75 ,  G06N3/084

Abstract: 一种用于检测缺陷的系统包括：存储器，被配置为存储指令程序；以及处理器，被配置为执行指令程序以将SEM图像转换为图像布局；基于对图像布局和设计布局执行第一布局匹配来确定搜索空间；基于在搜索空间中执行第二布局匹配来匹配图像布局和设计布局；以及基于检测与所匹配的图像布局和所匹配的设计布局相关联的缺陷来输出缺陷信息。SEM图像是基于使用扫描电子显微镜拍摄在半导体晶片上形成的半导体图案而获得的图像，该半导体图案是使用设计布局形成在半导体晶片上的。

公开(公告)号：CN108206033B

公开(公告)日：2023-05-16

申请号：CN201711074876.0

申请日：2017-11-03

Applicant: 三星电子株式会社

Inventor： 金荣柱 ,  金秀娥 ,  金洙荣 ,  元民佑 ,  元福渊 ,  权志锡 ,  金荣浩 ,  柳志学 ,  尹炫喆 ,  李硕宰 ,  韩相根 ,  姜雄大 ,  权赫准 ,  李范在

IPC: G11C5/06

Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。