-
公开(公告)号：CN106683987B
公开(公告)日：2021-11-12
申请号：CN201610962976.6
申请日：2016-10-28
Applicant: 三星电子株式会社
IPC: H01L21/027
Abstract: 本发明提供了一种制造半导体器件的方法，该方法包括以下步骤：在衬底上形成包括真实掩模图案和伪掩模图案的多个掩模图案；去除伪掩模图案；以及利用真实掩模图案作为掩模对衬底进行蚀刻，以形成第一沟槽、第二沟槽以及由第一沟槽和第二沟槽限定的鳍式图案。接触鳍式图案的第二沟槽包括凸出并且位于第二沟槽的底表面与侧表面之间的平滑图案、位于第二沟槽的侧表面与平滑图案之间的第一凹进部分和位于凸出部分与第二沟槽的底表面之间的第二凹进部分。
-
公开(公告)号：CN106972015B
公开(公告)日：2021-11-02
申请号：CN201610944717.0
申请日：2016-10-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/417 , H01L29/423
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：衬底，其包括第一区和第二区；第一区的衬底上的第一栅极结构和第二栅极结构；第二区的衬底上的第三栅极结构和第四栅极结构；第一层间绝缘膜，其位于第一区的衬底上，并且包括第一下层间绝缘膜和第一上层间绝缘膜；第二层间绝缘膜，其位于第二区的衬底上，并且包括第二下层间绝缘膜和第二上层间绝缘膜；第一接触部分，其位于第一栅极结构与第二栅极结构之间和第一层间绝缘膜中；以及第二接触部分，其形成在第三栅极结构与第四栅极结构之间，并且位于第二层间绝缘膜中。
-
公开(公告)号：CN106601666B
公开(公告)日：2021-08-27
申请号：CN201610893808.6
申请日：2016-10-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8234
Abstract: 公开了一种半导体装置及其制造方法。半导体装置包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构和第一接触塞的上表面。第二接触塞的底表面具有不接触第一接触塞的上表面的第一部，第一部高于栅极结构的上表面。
-
公开(公告)号：CN106653851B
公开(公告)日：2021-07-13
申请号：CN201610948671.X
申请日：2016-10-26
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 提供一种半导体装置，所述半导体装置包括：第一鳍型图案，包括彼此相对的第一侧表面和第二侧表面；第一深度的第一沟槽，与第一侧表面相邻；第二深度的第二沟槽，与第二侧表面相邻，第二深度与第一深度不同；第一场绝缘膜，部分地填充第一沟槽；以及第二场绝缘膜，部分地填充第二沟槽。第一鳍型图案具有下部和宽度比下部的宽度窄的上部，并具有位于上部与下部之间的边界上的第一台阶部。第一场绝缘膜包括与下部接触的第一下场绝缘膜和与上部接触的第一上场绝缘膜。
-
公开(公告)号：CN106571364B
公开(公告)日：2020-08-21
申请号：CN201610857459.2
申请日：2016-09-27
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提供了集成电路装置及其制造方法。集成电路装置包括从器件间隔离区的表面突出的双峰突起。为了制造该集成电路装置，在衬底的器件间隔离区中形成多个凹槽，通过部分地去除多个凹槽之间的衬底的表面来形成凹坑，通过蚀刻器件区和器件间隔离区中的衬底，在器件区中形成至少一个鳍式有源区域，并且在器件间隔离区中从衬底的表面形成双峰突起。
-
Patent Agency Ranking
公开(公告)号：CN107204310A
公开(公告)日：2017-09-26
申请号：CN201710166680.8
申请日：2017-03-20
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088 , H01L21/336
CPC classification number: H01L29/66545 , H01L21/265 , H01L21/26506 , H01L29/6656 , H01L29/66795 , H01L29/785 , H01L21/823431 , H01L27/0886
Abstract: 在一种制造半导体器件的方法中，隔离图案可以形成在衬底上以限定多个有源图案。有源图案可以从隔离图案凸出。初始多晶硅层可以形成在有源图案上以填充有源图案中的相邻有源图案之间的间隙。无导电性的离子可以被注入到初始多晶硅层中以形成无空隙的多晶硅层。有源图案在离子的注入期间维持它们的结晶状态。多晶硅层可以被图案化以在有源图案上形成虚设栅结构。源极/漏极区可以形成在有源图案的与虚设栅结构的侧面相邻的上部分处。
-
公开(公告)号：CN107017283A
公开(公告)日：2017-08-04
申请号：CN201610825443.3
申请日：2016-09-14
Applicant: 三星电子株式会社
CPC classification number: H01L29/7855 , H01L29/1033
Abstract: 一种半导体器件可以包括在基板上的场绝缘膜以及在基板上的具有特殊材料的鳍型图案，该鳍型图案具有第一侧壁和相反的第二侧壁。鳍型图案可以包括鳍型图案的从场绝缘膜的上表面突出的第一部分以及鳍型图案的设置在第一部分上的第二部分。鳍型图案的第三部分可以设置在第二部分上，在该处第三部分可以被鳍型图案的顶部倒圆表面覆盖，并且第一侧壁可以具有跨越第一、第二和第三部分的起伏轮廊。
-
公开(公告)号：CN106972053A
公开(公告)日：2017-07-21
申请号：CN201611093812.0
申请日：2016-12-01
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件。该半导体器件包括：包含第一区域和第二区域的基板；在第一区域中的第一和第二栅电极，在基板上彼此平行地形成并且彼此间隔开第一距离；在第二区域中的第三和第四栅电极，在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离；在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽；在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽；填充第一凹槽的第一外延源极/漏极；以及填充第二凹槽的第二外延源极/漏极，其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。
-
公开(公告)号：CN106910739A
公开(公告)日：2017-06-30
申请号：CN201611191848.2
申请日：2016-12-21
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/7843 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823878 , H01L27/0924 , H01L29/0847 , H01L29/165 , H01L29/66545 , H01L29/7848
Abstract: 一种半导体器件，包括：基板，包括第一区域和第二区域；在第一区域中的第一鳍型图案；在第二区域中的第二鳍型图案；交叉第一鳍型图案的第一栅结构，第一栅结构包括第一栅间隔物；交叉第二鳍型图案的第二栅结构，第二栅结构包括第二栅间隔物；形成在第一鳍型图案上的第一栅结构的相反侧上的第一外延图案，第一外延图案具有第一杂质；形成在第二鳍型图案上的第二栅结构的相反侧上的第二外延图案，第二外延图案具有第二杂质；第一硅氮化物膜，沿着第一栅间隔物的侧壁延伸；以及第一硅氧化物膜，沿着第一栅间隔物的侧壁延伸。
-
公开(公告)号：CN106601666A
公开(公告)日：2017-04-26
申请号：CN201610893808.6
申请日：2016-10-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/8234
CPC classification number: H01L29/785 , H01L21/76807 , H01L21/76895 , H01L21/76897 , H01L23/485 , H01L23/5226 , H01L23/5283 , H01L23/53295 , H01L2029/7858 , H01L21/823475
Abstract: 公开了一种半导体装置及其制造方法。半导体装置包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构和第一接触塞的上表面。第二接触塞的底表面具有不接触第一接触塞的上表面的第一部，第一部高于栅极结构的上表面。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.039 seconds)
