-
公开(公告)号:CN102754163B
公开(公告)日:2015-11-25
申请号:CN201180010260.1
申请日:2011-01-28
Applicant: 株式会社半导体能源研究所
IPC: G11C11/405 , G11C11/407 , H01L21/8242 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115
CPC classification number: G11C16/0408 , H01L27/11519 , H01L27/11521 , H01L27/1156
Abstract: 本发明的一个目的是提供一种具有新结构的半导体器件,该半导体器件甚至在没有供电时也能够保持已存储数据,并且具有无限数量的写入周期。半导体器件使用能够充分降低晶体管的断态电流的材料来形成,例如作为宽能隙半导体的氧化物半导体材料。能够充分降低晶体管的断态电流的半导体材料的使用允许将数据保持长时间。另外,相对写入字线中的电位变化的定时来延迟信号线中的电位变化的定时。这使得有可能防止数据写入差错。
-
公开(公告)号:CN102812547B
公开(公告)日:2015-09-09
申请号:CN201180014594.6
申请日:2011-03-01
Applicant: 株式会社半导体能源研究所
IPC: H01L21/8242 , C23C14/08 , G11C11/405 , H01L21/02 , H01L21/8247 , H01L27/10 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: H01L27/1108 , G11C16/0408 , H01L27/0688 , H01L27/115 , H01L27/11521 , H01L27/11551 , H01L27/1156 , H01L27/1225 , H01L28/60
Abstract: 提供一种具有新结构的半导体装置,其中甚至在没有提供电力时也能够保存已存储数据,并且写入次数不受限制。该半导体包括第一晶体管之上的第二晶体管和电容器。电容器包括第二晶体管的源或漏电极和栅绝缘层以及覆盖第二晶体管的绝缘层之上的电容器电极。第二晶体管的栅电极和电容器电极隔着绝缘层至少部分相互重叠。通过使用不同层来形成第二晶体管的栅电极和电容器电极,半导体装置的集成度能够得到提高。
-
公开(公告)号:CN102656691B
公开(公告)日:2015-07-29
申请号:CN201080059846.2
申请日:2010-12-02
Applicant: 株式会社半导体能源研究所
IPC: H01L27/105 , G11C11/401 , G11C11/405 , H01L21/8234 , H01L21/8242 , H01L27/06 , H01L27/088 , H01L27/10 , H01L27/108
CPC classification number: H01L27/1052 , G11C16/0433 , H01L27/115 , H01L27/1156 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/1255 , H01L27/13 , H01L29/78648 , H01L29/7869
Abstract: 目的之一是提供可以抑制其功耗的存储器装置和包括该存储器装置的半导体装置。对该存储器装置中的每个存储器单元,作为用于保持积累在起存储器元件作用的晶体管中的电荷的开关元件,提供有包括氧化物半导体膜作为有源层的晶体管。用作存储器元件的晶体管具有第一栅电极、第二栅电极、位于第一栅电极和第二栅电极之间的半导体膜、位于第一栅电极和半导体膜之间的第一绝缘膜、位于第二栅电极和半导体膜之间的第二绝缘膜、以及与半导体膜接触的源电极和漏电极。
-
公开(公告)号:CN102612749B
公开(公告)日:2015-04-01
申请号:CN201080051357.2
申请日:2010-10-20
Applicant: 株式会社半导体能源研究所
IPC: H01L27/10 , G11C11/405 , H01L21/8242 , H01L21/8247 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: H01L27/1052 , G11C5/06 , G11C7/12 , G11C11/404 , G11C11/405 , G11C11/565 , G11C16/0408 , G11C16/10 , G11C2211/4016 , H01L21/02554 , H01L21/02565 , H01L21/8221 , H01L27/0688 , H01L27/105 , H01L27/108 , H01L27/11521 , H01L27/11551 , H01L27/1156 , H01L27/1203 , H01L27/1207 , H01L27/1225 , H01L29/263 , H01L29/7869
Abstract: 所公开的是用作多值化存储器设备的半导体器件,包括:串联连接的存储单元;选择存储单元并驱动第二信号线和字线的驱动器电路;选择写入电位中的任意并将其输出至第一信号线的驱动器电路;比较位线的电位和参考电位的读取电路;以及产生写入电位和参考电位的电位产生电路。一个存储单元包括:连接至位线和源线的第一晶体管;连接至第一和第二信号线的第二晶体管;以及连接至字线、位线、以及源线的第三晶体管。第二晶体管包括氧化物半导体层。第一晶体管的栅电极连接至第二晶体管的源和漏电极中的一个。
-
公开(公告)号:CN102742003A
公开(公告)日:2012-10-17
申请号:CN201080061571.6
申请日:2010-12-20
Applicant: 株式会社半导体能源研究所
IPC: H01L21/8247 , G11C11/402 , G11C11/405 , H01L21/8242 , H01L27/108 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792
CPC classification number: G11C11/409 , G11C11/404 , G11C16/02
Abstract: 目的是提供即使没有提供电源时也可保持所存储的数据的半导体器件,且对于写入周期的次数没有限制。本发明的半导体器件,包括源极线、位线、第一信号线、第二信号线、字线、连接在该源极线和位线之间的存储单元、电连接至该位线的第一驱动电路、电连接至第一信号线的第二驱动电路、电连接至第二信号线的第三驱动电路、以及电连接至字线和源极线的第四驱动电路。使用除氧化物半导体之外的半导体材料形成第一晶体管。使用氧化物半导体材料形成第二晶体管。
-
公开(公告)号:CN102656691A
公开(公告)日:2012-09-05
申请号:CN201080059846.2
申请日:2010-12-02
Applicant: 株式会社半导体能源研究所
IPC: H01L27/105 , G11C11/401 , G11C11/405 , H01L21/8234 , H01L21/8242 , H01L27/06 , H01L27/088 , H01L27/10 , H01L27/108
CPC classification number: H01L27/1052 , G11C16/0433 , H01L27/115 , H01L27/1156 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/1255 , H01L27/13 , H01L29/78648 , H01L29/7869
Abstract: 目的之一是提供可以抑制其功耗的存储器装置和包括该存储器装置的半导体装置。对该存储器装置中的每个存储器单元,作为用于保持积累在起存储器元件作用的晶体管中的电荷的开关元件,提供有包括氧化物半导体膜作为有源层的晶体管。用作存储器元件的晶体管具有第一栅电极、第二栅电极、位于第一栅电极和第二栅电极之间的半导体膜、位于第一栅电极和半导体膜之间的第一绝缘膜、位于第二栅电极和半导体膜之间的第二绝缘膜、以及与半导体膜接触的源电极和漏电极。
-
公开(公告)号:CN1050458A
公开(公告)日:1991-04-03
申请号:CN90108147.7
申请日:1988-03-01
Applicant: 得克萨斯仪器公司
IPC: G11C11/405
Abstract: 在半导体基片20内形成一条沟槽,该沟槽内填入多晶硅以形成存储电容器的一个极板34,基片20用作该电容器的另一极板,沟槽的其余部分随后填有二氧化硅38,随后在二氧化硅上蚀刻图形,露出一部分侧壁直至多晶硅电容器极板,随后在多晶硅电容器极板和该基片之间形成接触50,通过氧化形成栅极绝缘体,漏极在与沟槽开口相邻的沟槽表面形成,随后在沟槽开孔部分内形成导电材料54,把存储电容器之一连接至漏极区24,由此形成一个晶体管。
-
公开(公告)号:CN119586340A
公开(公告)日:2025-03-07
申请号:CN202380055078.0
申请日:2023-07-20
Applicant: 株式会社半导体能源研究所
IPC: H10B12/00 , G11C5/04 , G11C11/405 , H10D30/01 , H10D84/03 , H10D84/80 , H10D84/83 , H10D30/67 , H10D30/68 , H10D30/69 , H10B10/10 , H10B41/70 , H10B63/00 , H10B63/10 , H10B99/00 , H10N70/00 , H10N99/00
Abstract: 提供一种存取速度快的半导体装置。半导体装置包括第一存储层、第二存储层以及电路层。第一存储层包括多个第一存储电路,第二存储层包括第二存储电路,电路层包括选择器。选择器包括多个输入端子及输出端子。第一存储层位于电路层的下方,第二存储层位于电路层的上方。多个第一存储电路都与多个输入端子电连接,第二存储电路与输出端子电连接。选择器具有使选自多个输入端子中的一个与选择器的输出端子间成为导通状态的功能。另外,半导体装置具有将从第二存储电路读出的数据通过选择器写入到第一存储电路的功能。
-
公开(公告)号:CN111542880B
公开(公告)日:2024-10-29
申请号:CN201980007097.X
申请日:2019-01-11
Applicant: 株式会社半导体能源研究所
IPC: G11C11/4074 , G11C5/14 , G11C7/04 , G11C11/405 , G11C29/50 , H10B12/00 , H01L29/786
Abstract: 提供一种可以取得晶体管的阈值电压的半导体装置。半导体装置包括第一晶体管、第一电容器、第一输出端子、第一开关以及第二开关。第一晶体管的栅极与源极电连接。第一电容器的第一端子与源极电连接。第一电容器的第二端子及第一输出端子与第一晶体管的背栅极电连接。第一开关控制向背栅极的第一电压的输入。第一晶体管的漏极被输入第二电压。第二开关控制向源极的第三电压的输入。
-
公开(公告)号:CN116209252B
公开(公告)日:2024-02-23
申请号:CN202211167718.0
申请日:2022-09-23
Applicant: 北京超弦存储器研究院
IPC: H10B12/00 , G11C5/06 , G11C11/405 , G11C11/408 , G11C11/4096
Abstract: 本申请实施例提供了一种存储单元、动态存储器及电子设备。该存储单元包括存储晶体管、写入晶体管和读取晶体管;存储晶体管包括与主字线电连接的主栅极、与位线电连接的第一极、与读取节点电连接的第二极;写入晶体管包括与写入字线电连接的栅极、与读取节点电连接的第一极以及与存储节点电连接的第二极;读取晶体管包括与读取字线电连接的主栅极、与参考信号端电连接的第一极、与读取节点电连接的第二极以及与存储节点电连接的背栅极。本实施例提供的存储单元的电路设计,能够避免与相邻的存储单元发生串扰,使得数据读取的可信性提高。
-
-
-
-
-
-
-
-
-