包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法

    公开(公告)号:CN107644912B

    公开(公告)日:2021-09-07

    申请号:CN201710595467.9

    申请日:2017-07-20

    Abstract: 本发明公开包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法。一种在具有第一主表面的半导体衬底中的半导体器件包括晶体管阵列和终止区。该晶体管阵列包括:源极区、漏极区、主体区、漂移区域以及在主体区处的栅极电极。该栅极电极被配置成控制主体区中的沟道的导电性。沿着第一水平方向将该主体区和漂移区域安置在源极区和漏极区之间。该晶体管阵列进一步包括漂移区域中的第一场板沟槽。该第一场板沟槽的纵轴在第一水平方向上延伸。该半导体器件进一步包括第二场板沟槽,该第二场板沟槽的纵轴在垂直于第一方向的第二水平方向上延伸。

    包括沟槽结构中的场电极和栅电极的半导体器件及制造方法

    公开(公告)号:CN108695393B

    公开(公告)日:2021-07-20

    申请号:CN201810294405.9

    申请日:2018-03-30

    Abstract: 本发明公开了包括沟槽结构中的场电极和栅电极的半导体器件及制造方法。一种半导体器件,包括半导体主体,所述半导体主体包括第一导电类型的半导体衬底和在所述半导体衬底上的第一导电类型的半导体层。沟槽结构从第一表面延伸到半导体主体中。沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。第二导电类型的主体区邻接沟槽结构。主体区从晶体管单元区域横向延伸到边缘末端区域中。pn结位于主体区和半导体层之间。主体区和半导体层中的至少一个在边缘末端区域中的pn结的横向端部处的掺杂浓度,与所述主体区和半导体层中的至少一个在晶体管单元区域中的pn结处的掺杂浓度相比下降。

    具有集成体二极管的SiC功率半导体器件

    公开(公告)号:CN111199969A

    公开(公告)日:2020-05-26

    申请号:CN201911120021.6

    申请日:2019-11-15

    Abstract: 提供了SiC器件和相应的制造方法的实施例。在一些实施例中,SiC器件具有在一些栅极沟槽的底部处的屏蔽区以及在其他栅极沟槽的底部处与SiC材料一起形成的非线性结。在其他实施例中,SiC器件具有在栅极沟槽的底部处并且布置成行的屏蔽区,所述行在相对于沟槽的纵向延伸为横向的方向上延伸。在又其他实施例中,SiC器件具有屏蔽区和非线性结,并且其中屏蔽区布置成行,所述行在相对于沟槽的纵向延伸为横向的方向上延伸。

    包括场效应晶体管的半导体器件及制造半导体器件的方法

    公开(公告)号:CN106098774B

    公开(公告)日:2019-09-17

    申请号:CN201610275889.3

    申请日:2016-04-29

    Abstract: 本发明涉及包括场效应晶体管的半导体器件及制造半导体器件的方法。一种半导体器件包括在具有第一主表面的半导体衬底中的场效应晶体管。该场效应晶体管包括源极区域、漏极区域、体区域和在体区域处的栅电极。栅电极被配置用于控制形成在体区域中的沟道的导电性,并且栅电极被设置在栅极沟槽中。体区域沿源极区域和漏极区域之间的第一方向设置,第一方向平行于第一主表面。体区域具有沿第一方向延伸的脊形状,体区域邻近于源极区域和漏极区域。半导体器件进一步包括源极接触和体接触,源极接触电连接到源极端子,体接触电连接到源极接触和体区域。

    平面式场效应晶体管
    26.
    发明公开

    公开(公告)号:CN110010686A

    公开(公告)日:2019-07-12

    申请号:CN201811531739.X

    申请日:2018-12-14

    Abstract: 本公开内容涉及一种平面式场效应晶体管(100)。所述平面式场效应晶体管(100)具有在半导体本体(112)的第一表面(106)上在沟道区域(104)和漏极连接端(D)之间的漏极扩展区域(102)。此外,所述平面式场效应晶体管(100)具有第一电极部分(108)和第二电极部分(110),其横向相互间隔开,其中,所述第一电极部分(108)作为栅电极布置在所述沟道区域(104)之上,所述第二电极部分(110)布置在所述漏极扩展区域(102)之上并且与所述第一电极部分(108)电分离。

    MEMS器件和制造MEMS器件的方法

    公开(公告)号:CN105384141B

    公开(公告)日:2019-05-14

    申请号:CN201510553886.7

    申请日:2015-09-02

    Abstract: 本发明涉及MEMS器件和制造MEMS器件的方法。一种用于制造MEMS器件的方法包括形成半导体层堆叠,该半导体层堆叠至少包括第一单晶半导体层、第二单晶半导体层和第三单晶半导体层,该第二单晶半导体层在第一和第三单晶半导体层之间形成。第二单晶半导体层的半导体材料与第一和第三单晶半导体层的半导体材料不同。在形成半导体层堆叠之后,第一和第三单晶半导体层中的每个的至少部分同时被刻蚀。

    包括掩埋层的半导体器件
    28.
    发明公开

    公开(公告)号:CN108470763A

    公开(公告)日:2018-08-31

    申请号:CN201810155053.9

    申请日:2018-02-23

    Abstract: 公开了包括掩埋层的半导体器件。一种半导体器件包括第一导电类型的半导体衬底。第二导电类型的第一半导体层在半导体衬底上。第二导电类型的掩埋半导体层在第一半导体层上。第二导电类型的第二半导体层在掩埋半导体层上。沟槽延伸通过第二半导体层、掩埋半导体层以及第一半导体层的每个进入到半导体衬底中。绝缘结构衬垫沟槽的壁。进一步地,导电填充物在沟槽中,并且在沟槽的底部处电耦合到半导体衬底。

Patent Agency Ranking