用于蚀刻硬件的基于氢等离子体的清洗工艺

    公开(公告)号:CN117153656A

    公开(公告)日:2023-12-01

    申请号:CN202311109376.1

    申请日:2016-12-29

    Abstract: 本公开提供了用于在基板蚀刻之后清洗腔室部件的方法。在一个例子中,一种用于清洗的方法包括以下步骤:使用等离子体活化蚀刻气体混合物,以产生活化的蚀刻气体混合物,蚀刻气体混合物包含含氢前体和含氟前体;及将活化的蚀刻气体混合物输送到工艺腔室的处理区域,工艺腔室具有位于其中的边缘环,边缘环包含催化剂和抗催化材料,其中活化的气体从边缘环移除抗催化材料。

    低温石墨烯生长
    23.
    发明公开

    公开(公告)号:CN116848619A

    公开(公告)日:2023-10-03

    申请号:CN202280013270.9

    申请日:2022-01-04

    Abstract: 半导体处理的示例性方法可包括将含碳前驱物与含氢前驱物递送至半导体处理腔室的处理区。所述方法可包括在半导体处理腔室的处理区内产生含碳前驱物与含氢前驱物的等离子体。所述方法可包括在定位在半导体处理腔室的处理区内的基板上形成石墨烯层。基板可维持在低于或约600℃的温度。所述方法可包括在以含氢前驱物维持等离子体的同时,停止含碳前驱物的流动。

    针对锗的扩散阻挡层
    24.
    发明公开

    公开(公告)号:CN116348993A

    公开(公告)日:2023-06-27

    申请号:CN202180055191.X

    申请日:2021-08-11

    Abstract: 本技术的示例包括用于在半导体结构中形成针对锗的扩散阻挡层的半导体处理方法。所述方法可包括从多对Si与SiGe层形成半导体层堆叠。可通过形成硅层,然后形成硅层的锗阻挡层来形成Si与SiGe层对。在一些实施例中,锗阻挡层可以是小于或约硅锗层可形成在锗阻挡层上,以完成Si与SiGe层对的形成。在一些实施例中,硅层可以是非晶硅层,而SiGe层可特征在于大于或约5原子%的锗。本技术的示例还包括半导体结构,所述半导体结构包括硅锗层、锗阻挡层和硅层。

    硅-碳-氮化物的选择性蚀刻

    公开(公告)号:CN104838479A

    公开(公告)日:2015-08-12

    申请号:CN201380048686.5

    申请日:2013-08-29

    CPC classification number: H01L21/31116 H01J37/32357 H01L21/76802

    Abstract: 兹描述蚀刻图案化异质结构上曝露的含-硅-氮-和-碳材料的方法,该方法包括由含氟前驱物和含氧前驱物形成的远程等离子体蚀刻。来自远程等离子体的等离子体流出物流入基板处理区域,在基板处理区域该等离子体流出物与含-硅-氮-和-碳材料的曝露区域反应。该等离子体流出物与该图案化异质结构反应,以选择性地从该曝露的含-硅-氮-和-碳材料区域去除含-硅-氮-和-碳材料,同时非常缓慢地去除选定的其他曝露材料。该含-硅-氮-和-碳材料的选择性部分是由位于远程等离子体和基板处理区域之间的离子抑制元件的存在所致。该离子抑制元件控制到达基板的离子性带电物种的数量。可以使用该方法来以比曝露的氧化硅或曝露的氮化硅更快的速率选择性地去除含-硅-氮-和-碳材料。

    改良的沟槽内轮廓
    28.
    发明公开

    公开(公告)号:CN103907182A

    公开(公告)日:2014-07-02

    申请号:CN201280051888.0

    申请日:2012-09-26

    Abstract: 在此描述一种在半导体基板中蚀刻凹部的方法。该方法可包含:在基板的沟槽中形成介电衬垫层,其中该衬垫层具有第一密度。该方法也可包含:至少部分位在该沟槽中于该衬垫层上沉积第二介电层。该第二介电层在沉积后最初为可流动,并且有第二密度,该第二密度低于该衬垫的第一密度。该方法可进一步包括:将该基板暴露至干式蚀刻剂,其中该蚀刻剂移除该第一衬垫层与该第二介电层的一部分而形成凹部,其中该干式蚀刻剂包括含氟化合物与分子氢,且其中移除该第一介电衬垫层与移除该第二介电层的蚀刻速率比为约1:1.2至约1:1。

    选择性抑制含有硅及氮两者的材料的干蚀刻速率

    公开(公告)号:CN103765562A

    公开(公告)日:2014-04-30

    申请号:CN201280041735.8

    申请日:2012-08-31

    Abstract: 本发明描述了一种抑制对图案化异质结构上的暴露的含硅与氮材料的蚀刻速率的方法,且所述方法包括两阶段远端等离子体蚀刻。相对于氮化硅及含硅与氮的其他材料,使用本方法可增加硅的蚀刻选择性。远端等离子体蚀刻的第一阶段将等离子体流出物与图案化异质结构反应,以在含硅与氮材料上形成保护性固态副产物。第一阶段的等离子体流出物由前驱物(包括三氟化氮及氢气(H2))的组合的远端等离子体形成。远端等离子体蚀刻的第二阶段亦将等离子体流出物与图案化异质结构反应,以选择性地移除缺乏保护性固态副产物的材料。第二阶段的等离子体流出物由含氟前驱物的远端等离子体形成。

    选择性抑制含有硅及氧两者的材料的干式蚀刻速率

    公开(公告)号:CN103748666A

    公开(公告)日:2014-04-23

    申请号:CN201280040443.2

    申请日:2012-08-06

    Abstract: 描述了一种在图案化异质结构上抑制对暴露的含硅与氧材料的蚀刻速率的方法,且该方法包括两阶段远端等离子体蚀刻。使用本文的技术增加选择性的材料的范例包括氮化硅及硅。远端等离子体蚀刻的第一阶段将等离子体流出物与图案化异质结构反应,以在含硅与氧材料上形成保护性固态副产物。第一阶段的等离子体流出物由前体组合的远端等离子体形成,前体组合包括含氮前体及含氢前体。远端等离子体蚀刻的第二阶段亦将等离子体流出物与图案化异质结构反应,以选择性地移除缺乏保护性固态副产物的材料。第二阶段的等离子体流出物由含氟前体的远端等离子体形成。

Patent Agency Ranking