来自次氧化物的自对准结构

    公开(公告)号:CN111066139B

    公开(公告)日:2023-09-22

    申请号:CN201880057132.4

    申请日:2018-08-28

    Abstract: 描述产生自对准结构的方法。所述方法包括:在基板特征中形成金属次氧化物膜,以及氧化所述次氧化物膜以形成自对准结构,所述自对准结构包括金属氧化物。在一些实施例中,可沉积金属膜,并接着处理金属膜以形成金属次氧化物膜。在一些实施例中,可重复沉积和处理金属膜以形成金属次氧化物膜的工艺,直到在基板特征内形成预定深度的金属次氧化物膜为止。

    锗的选择性沉积
    2.
    发明公开

    公开(公告)号:CN116325077A

    公开(公告)日:2023-06-23

    申请号:CN202180063959.8

    申请日:2021-10-01

    Abstract: 公开了用于选择性沉积含锗膜的方法。本公开的一些实施例提供在裸硅上沉积而在氧化硅表面上几乎不沉积或不沉积。本公开的一些实施例提供在沟槽侧壁上的共形膜。本公开的一些实施例提供不具有缝隙或空洞的优越间隙填充。

    来自次氧化物的自对准结构

    公开(公告)号:CN111066139A

    公开(公告)日:2020-04-24

    申请号:CN201880057132.4

    申请日:2018-08-28

    Abstract: 描述产生自对准结构的方法。所述方法包括:在基板特征中形成金属次氧化物膜,以及氧化所述次氧化物膜以形成自对准结构,所述自对准结构包括金属氧化物。在一些实施例中,可沉积金属膜,并接着处理金属膜以形成金属次氧化物膜。在一些实施例中,可重复沉积和处理金属膜以形成金属次氧化物膜的工艺,直到在基板特征内形成预定深度的金属次氧化物膜为止。

    选择性石墨烯沉积
    5.
    发明公开

    公开(公告)号:CN118215988A

    公开(公告)日:2024-06-18

    申请号:CN202280074417.5

    申请日:2022-09-14

    Abstract: 示例性半导体处理方法可包括:将含碳前驱物提供至半导体处理腔室的处理区域。基板可设置于半导体处理腔室的处理区域内。基板可包括:界定一个或多个特征的低介电常数材料、跨低介电常数材料延伸且在一个或多个特征内的衬垫,以及沉积于衬垫上并在一个或多个特征内延伸的含金属层。所述方法可包括:在衬垫的至少一部分和含金属层上形成材料层。材料层可包括石墨烯。所述方法可包括:去除衬垫上的材料层的基本上所有部分。

    用于3D NAND的锗和硅堆叠
    6.
    发明公开

    公开(公告)号:CN118215985A

    公开(公告)日:2024-06-18

    申请号:CN202280069231.0

    申请日:2022-09-15

    Abstract: 示例性半导体处理方法可包括:将含硅前驱物提供至半导体处理腔室的处理区域。基板可设置于半导体处理腔室的处理区域内。方法可包括:在处理区域中形成含硅前驱物的等离子体,以及在基板上形成第一材料层。第一材料层可包括氧化硅。方法可包括:将含锗前驱物提供至半导体处理腔室的处理区域,以及在处理区域中形成含锗前驱物的等离子体。形成含锗前驱物的等离子体可在大于或约500W的等离子体功率下执行。方法可包括:在基板上形成第二材料层。第二材料层可包括氧化锗。

    共形硅锗膜沉积
    8.
    发明公开

    公开(公告)号:CN116710594A

    公开(公告)日:2023-09-05

    申请号:CN202180090595.2

    申请日:2021-11-15

    Abstract: 描述了在基板上沉积硅锗膜的方法。所述方法包括将基板暴露于硅前驱物和锗前驱物,以形成共形硅锗膜。所述基板包括至少一个膜叠层和至少一个特征,所述膜叠层包括硅和硅锗的交替层。硅锗膜具有大于50%的共形度。

    无缺陷氧化锗缝隙填充
    9.
    发明公开

    公开(公告)号:CN116648776A

    公开(公告)日:2023-08-25

    申请号:CN202180082154.8

    申请日:2021-12-10

    Abstract: 公开了用于形成包括氧化锗的无缺陷缝隙填充材料的方法。在一些实施例中,通过将基板表面同时暴露于锗烷前驱物与氧化剂来沉积缝隙填充材料。锗烷前驱物可间歇地流动。基板还可暴露于第二氧化剂以增加缝隙填充材料内氧的相对浓度。

    高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积

    公开(公告)号:CN109690736B

    公开(公告)日:2023-05-12

    申请号:CN201780056070.0

    申请日:2017-09-05

    Abstract: 本公开的实施方案总体上是关于集成电路的制造。更特定而言,本文所述的实施方案提供用于在基板上沉积厚硬掩模膜的技术。在一个实施方案中,提供在基板上形成硬掩模层的方法。该方法包含以下步骤:将卡紧电压施加到位于处理腔室中的静电卡盘上的基板,通过在处理腔室中供应种晶层气体混合物并同时维持卡紧电压而在设置于基板上的膜堆层上形成包含硼的种晶层,通过在处理腔室中供应过渡层气体混合物而在种晶层上形成包含硼与钨的过渡层,以及通过在处理腔室中供应主沉积气体混合物而在过渡层上形成块状硬掩模层。

Patent Agency Ranking