-
公开(公告)号：CN105745740A
公开(公告)日：2016-07-06
申请号：CN201480051107.7
申请日：2014-07-28
Applicant: 应用材料公司
IPC: H01L21/3065 , H01L21/02
Abstract: 提供了用于使用低温蚀刻工艺以及后续的界面保护层沉积工艺来蚀刻设置在基板上的电介质阻挡层的方法。在一个实施例中，用于蚀刻设置在基板上的电介质阻挡层的方法包括以下步骤：将基板转移至蚀刻处理腔室中，所述基板具有设置在所述基板上的电介质阻挡层；对电介质阻挡层执行处理工艺；在供应至蚀刻处理腔室中的蚀刻气体混合物中远程地生成等离子体以蚀刻设置在所述基板上的经处理电介质阻挡层；对所述电介质阻挡层进行等离子体退火以将所述电介质阻挡层从所述基板去除；以及将所述电介质阻挡从所述基板去除之后，形成界面保护层。
-
公开(公告)号：CN110249407A
公开(公告)日：2019-09-17
申请号：CN201880009994.X
申请日：2018-01-29
Applicant: 应用材料公司
IPC: H01J37/32
Abstract: 本文提供了在等离子体反应器中用于可调节工件偏压的系统和方法。在一些实施例中，系统包含：等离子体腔室，所述等离子体腔室执行工件上的等离子体处理；第一脉冲电压源，所述第一脉冲电压源直接耦合至工件；第二脉冲电压源，所述第二脉冲电压源电容性地耦合至所述工件；以及偏压控制器，所述偏压控制器基于所述第一脉冲电压源和所述第二脉冲电压源的一个或更多个参数来独立地控制所述第一脉冲电压源和所述第二脉冲电压源，以便裁制被引导至所述工件的离子通量的离子能量分布。
-
公开(公告)号：CN109477219A
公开(公告)日：2019-03-15
申请号：CN201780045536.7
申请日：2017-08-17
Applicant: 应用材料公司
IPC: C23C16/458 , C23C16/44 , C23C16/455 , C23C16/40 , C23C14/50 , C23C14/34 , C23C14/56 , C23C14/18
Abstract: 本文所描述实现大体涉及处理腔室中的金属氧化物沉积。更特定地，本文所公开的实现涉及组合的化学气相沉积和物理气相沉积腔室。使用单一氧化物金属沉积腔室，能够执行CVD及PVD两者以有利地减小均匀半导体处理的成本。此外，所述单一氧化物金属沉积系统减小沉积半导体基板所必要的时间，且减小处理半导体基板所需要的占用面积。在一个实现中，所述处理腔室包含设置在腔室主体中的气体分配平板、设置在所述腔室主体中的一个或更多个金属靶以及设置在所述气体分配平板和一个或更多个靶下方的基板支撑件。
-
公开(公告)号：CN111052346B
公开(公告)日：2023-10-17
申请号：CN201880055895.5
申请日：2018-08-06
Applicant: 应用材料公司
IPC: H01L21/768 , H01L21/304
Abstract: 描述了形成自对准高深宽比特征的处理方法。所述方法包括在结构化基板上沉积金属膜、容积地扩张所述金属膜、在所扩张的柱体之间沉积第二膜、与可选地使所述柱体凹陷以及重复此处理以形成高深宽比结构。
-
公开(公告)号：CN105745740B
公开(公告)日：2019-11-26
申请号：CN201480051107.7
申请日：2014-07-28
Applicant: 应用材料公司
IPC: H01L21/3065 , H01L21/02
Abstract: 提供了用于使用低温蚀刻工艺以及后续的界面保护层沉积工艺来蚀刻设置在基板上的电介质阻挡层的方法。在一个实施例中，用于蚀刻设置在基板上的电介质阻挡层的方法包括以下步骤：将基板转移至蚀刻处理腔室中，所述基板具有设置在所述基板上的电介质阻挡层；对电介质阻挡层执行处理工艺；在供应至蚀刻处理腔室中的蚀刻气体混合物中远程地生成等离子体以蚀刻设置在所述基板上的经处理电介质阻挡层；对所述电介质阻挡层进行等离子体退火以将所述电介质阻挡层从所述基板去除；以及将所述电介质阻挡从所述基板去除之后，形成界面保护层。
-
Patent Agency Ranking
公开(公告)号：CN109477207A
公开(公告)日：2019-03-15
申请号：CN201780044489.4
申请日：2017-09-14
Applicant: 应用材料公司
Abstract: 在一个实施方案中，提供一种溅射喷淋头组件。所述溅射喷淋头组件包含面板，所述面板包含溅射表面以及与所述溅射表面相对的第二表面，所述溅射表面包含靶材料，其中多个气体通道从所述溅射表面延伸到所述第二表面。溅射喷淋头组件进一步包含定位成与所述面板的所述第二表面相邻的背板。所述背板包含第一表面以及与所述第一表面相对的第二表面。所述溅射喷淋头组件是具有由所述背板的所述第一表面与所述面板的所述第二表面限定的气室。所述溅射喷淋头组件进一步包含沿着所述背板的所述第二表面定位的一个或更多个磁电管。
-
公开(公告)号：CN111133579B
公开(公告)日：2023-09-01
申请号：CN201880057320.7
申请日：2018-08-28
Applicant: 应用材料公司
IPC: H01L27/06 , H01L27/07 , H01L21/768 , H01L21/283 , H01L21/321 , H01L21/02
Abstract: 描述了形成存储器结构的方法。金属膜沉积在结构化基板的特征中，且体积地膨胀以形成柱。将毯覆膜沉积达一高度，所述高度小于所述柱的高度，且从所述柱的顶部移除所述毯覆膜。减少所述柱的高度，使得所述柱的顶部是在所述毯覆膜的表面下方，且任选地重复该工艺，以形成预定高度的结构。在形成所述预定高度的结构之后，能够从所述特征移除所述柱，以形成高深宽比特征。
-
公开(公告)号：CN109477219B
公开(公告)日：2021-01-12
申请号：CN201780045536.7
申请日：2017-08-17
Applicant: 应用材料公司
IPC: C23C16/458 , C23C16/44 , C23C16/455 , C23C16/40 , C23C14/50 , C23C14/34 , C23C14/56 , C23C14/18
Abstract: 本文所描述实现大体涉及处理腔室中的金属氧化物沉积。更特定地，本文所公开的实现涉及组合的化学气相沉积和物理气相沉积腔室。使用单一氧化物金属沉积腔室，能够执行CVD及PVD两者以有利地减小均匀半导体处理的成本。此外，所述单一氧化物金属沉积系统减小沉积半导体基板所必要的时间，且减小处理半导体基板所需要的占用面积。在一个实现中，所述处理腔室包含设置在腔室主体中的气体分配平板、设置在所述腔室主体中的一个或更多个金属靶以及设置在所述气体分配平板和一个或更多个靶下方的基板支撑件。
-
公开(公告)号：CN111133579A
公开(公告)日：2020-05-08
申请号：CN201880057320.7
申请日：2018-08-28
Applicant: 应用材料公司
IPC: H01L27/06 , H01L27/07 , H01L21/768 , H01L21/283 , H01L21/321 , H01L21/02
Abstract: 描述了形成存储器结构的方法。金属膜沉积在结构化基板的特征中，且体积地膨胀以形成柱。将毯覆膜沉积达一高度，所述高度小于所述柱的高度，且从所述柱的顶部移除所述毯覆膜。减少所述柱的高度，使得所述柱的顶部是在所述毯覆膜的表面下方，且任选地重复该工艺，以形成预定高度的结构。在形成所述预定高度的结构之后，能够从所述特征移除所述柱，以形成高深宽比特征。
-
公开(公告)号：CN111052346A
公开(公告)日：2020-04-21
申请号：CN201880055895.5
申请日：2018-08-06
Applicant: 应用材料公司
IPC: H01L21/768 , H01L21/304
Abstract: 描述了形成自对准高深宽比特征的处理方法。所述方法包括在结构化基板上沉积金属膜、容积地扩张所述金属膜、在所扩张的柱体之间沉积第二膜、与可选地使所述柱体凹陷以及重复此处理以形成高深宽比结构。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.015 seconds)
