公开(公告)号：CN113517393B

公开(公告)日：2024-05-28

申请号：CN202110307279.8

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  林毓超 ,  余绍铭

IPC: H10N70/20 ,  H10B63/10

Abstract: 方法包括在衬底上方形成介电层，该介电层具有顶面；在介电层中蚀刻开口；在开口内形成底电极，该底电极包括阻挡层；在开口内及在底电极上形成相变材料(PCM)层，其中，PCM层的顶面与介电层的顶面齐平或位于介电层的顶面的下方；以及在PCM层上形成顶电极。本申请的实施例涉及相变存储器件及其形成方法。

公开(公告)号：CN113113445B

公开(公告)日：2024-03-08

申请号：CN202110279794.X

申请日：2021-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭 ,  林毓超

IPC: H10B63/10 ,  H10N70/00

公开(公告)号：CN115000120A

公开(公告)日：2022-09-02

申请号：CN202210048475.2

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  邱荣标

IPC: H01L27/24

Abstract: 本揭露提供一种存储器阵列、半导体芯片及存储器阵列的制造方法。存储器阵列包括第一信号线、第二信号线与记忆胞元。第一信号线沿第一方向延伸。第二信号线在第一信号线上沿第二方向延伸。记忆胞元定义在第一与第二信号线的交错处，且分别包括可变电阻层、切换层、电极层与含碳介电层。切换层交迭于可变电阻层。电极层延伸于可变电阻层与切换层之间。含碳介电层侧向环绕包括可变电阻层、切换层与电极层的堆叠结构。

公开(公告)号：CN109427889B

公开(公告)日：2022-04-01

申请号：CN201711130153.8

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张铭庆 ,  杨宝如 ,  林毓超

IPC: H01L29/78 ,  H01L21/336

Abstract: 方法包括去除第一鳍上方的伪栅极结构的第一部分，同时保留第二鳍上方的伪栅极结构的第二部分，其中，去除第一部分形成暴露第一鳍的第一凹槽；在第一凹槽中和第一鳍上方形成第一栅极介电材料；以及去除第二鳍上方的伪栅极结构的第二部分，其中，去除第二部分形成暴露第二鳍的第二凹槽。该方法还包括在第二凹槽中和第二鳍上方形成第二栅极介电材料，第二栅极介电材料接触第一栅极介电材料；以及用导电材料填充第一凹槽和第二凹槽。本发明的实施例还涉及鳍式场效应晶体管器件和方法。

公开(公告)号：CN113161287A

公开(公告)日：2021-07-23

申请号：CN202110133574.6

申请日：2021-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林伯俊 ,  林毓超 ,  李东颖

IPC: H01L21/768 ,  H01L23/528 ,  H01L21/8234

Abstract: 本申请的实施例是一种形成互连结构方法，包括：在掩模层中形成开口，该开口使掩模层下方的导电部件露出；使用无电镀沉积工艺在开口中形成导电材料，该导电材料形成导电通孔；去除掩模层；在导电通孔的顶面和侧壁上形成共形势垒层；在共形势垒层和导电通孔上方形成介电层；将共形势垒层从导电通孔的顶面去除；以及在导电通孔上方形成导电线并且该导电线电耦合到导电通孔。根据本申请的其他实施例，还提供了互连结构。

公开(公告)号：CN112447903A

公开(公告)日：2021-03-05

申请号：CN202010338625.4

申请日：2020-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭 ,  林毓超

IPC: H01L45/00

Abstract: 本发明提供存储器堆叠及其形成方法。存储器堆叠包含：底部电极层、顶部电极层以及位于底部电极层与顶部电极层之间的相变层。顶部电极层的宽度大于相变层的宽度。未被相变层覆盖的顶部电极层的第一部分比被相变层覆盖的顶部电极层的第二部分更粗糙。

公开(公告)号：CN109427889A

公开(公告)日：2019-03-05

申请号：CN201711130153.8

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张铭庆 ,  杨宝如 ,  林毓超

IPC: H01L29/78 ,  H01L21/336

Abstract: 方法包括去除第一鳍上方的伪栅极结构的第一部分，同时保留第二鳍上方的伪栅极结构的第二部分，其中，去除第一部分形成暴露第一鳍的第一凹槽；在第一凹槽中和第一鳍上方形成第一栅极介电材料；以及去除第二鳍上方的伪栅极结构的第二部分，其中，去除第二部分形成暴露第二鳍的第二凹槽。该方法还包括在第二凹槽中和第二鳍上方形成第二栅极介电材料，第二栅极介电材料接触第一栅极介电材料；以及用导电材料填充第一凹槽和第二凹槽。本发明的实施例还涉及鳍式场效应晶体管器件和方法。

公开(公告)号：CN105097445B

公开(公告)日：2019-01-18

申请号：CN201510201123.6

申请日：2015-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  邱沅明 ,  张铭庆 ,  蔡信谊 ,  陈昭成

IPC: H01L21/02

Abstract: 本发明提供了去除蚀刻室中的颗粒的方法，包括：在干蚀刻室中形成涂层，将晶圆放置在干蚀刻室内，蚀刻晶圆的含金属层，以及将晶圆移出干蚀刻室。在将晶圆移出干蚀刻室之后，去除涂层。

公开(公告)号：CN103681782A

公开(公告)日：2014-03-26

申请号：CN201210507320.7

申请日：2012-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许家豪 ,  陈家桢 ,  傅中其 ,  高慈炜 ,  林毓超

IPC: H01L29/06 ,  H01L29/04 ,  H01L21/02 ,  G03F7/00

CPC classification number: H01L23/562 ,  G03F7/70708 ,  H01L21/26506 ,  H01L21/32155 ,  H01L21/6831 ,  H01L29/0603 ,  H01L29/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体结构的一个实施例。半导体结构包括具有正面和背面的半导体衬底；形成在半导体衬底的正面上的集成电路部件；以及设置在半导体衬底的背面上的多晶硅层。本发明还提供了用于夹持作用减小的远紫外静电吸盘的方法及结构。

公开(公告)号：CN101980358A

公开(公告)日：2011-02-23

申请号：CN201010158581.3

申请日：2010-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  连浩明 ,  陈嘉仁 ,  林志忠 ,  林毓超 ,  林志翰

IPC: H01L21/762

CPC classification number: H01L21/76232

Abstract: 本发明提供一种隔离结构(isolation structure)的制法，且特别是有关于一种不存在缺角(divot)的隔离结构的电子元件。此种隔离结构的制法，包括以下步骤：形成垫氧化层(pad oxide layer)于基材的上表面上；形成开口于垫氧化层中，以暴露基材的一部分；蚀刻基材的暴露部分，以形成沟槽(trench)于该基材中；用绝缘体(insulator)填充沟槽；将垫氧化层的一表面与绝缘体的一表面暴露于气相混合物(vapor mixture)，其中气相混合物包括至少氨气(NH3)与含氟的化合物；以及于温度约100℃～200℃的条件下加热基材。本发明的方法可制作几乎不存在缺角的绝缘结构。