公开(公告)号：CN110323209A

公开(公告)日：2019-10-11

申请号：CN201811227711.7

申请日：2018-10-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文

IPC: H01L23/64 ,  H01L21/02

Abstract: 本发明实施例涉及一种金属-绝缘体-金属电容器、包含其的半导体结构及其制作方法。更具体地，涉及一种MIM电容器，其包含底部电极、安置在所述底部电极上方的中间电极、安置在所述中间电极上方的顶部电极、夹置在所述底部电极与所述中间电极之间的第一介电质层，及夹置在所述中间电极与所述顶部电极之间的第二介电质层。所述底部电极的表面及所述顶部电极的表面分别包括低于0.35nm的Ra值及低于0.4nm的Rq值。

公开(公告)号：CN109860152A

公开(公告)日：2019-06-07

申请号：CN201810992184.2

申请日：2018-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  张耕培 ,  朱景升 ,  徐晨佑

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768 ,  H01L27/12

Abstract: 本公开实施例涉及半导体结构及其制造方法。本公开提供一种半导体结构，包含提供：金属层；粘着增强层，其在所述金属层上方；介电质堆叠，其在所述粘着增强层上方；接触件，其穿透所述介电质堆叠及所述粘着增强层并与所述金属层连接；阻障层，其放置于所述接触件与所述介电质堆叠之间；及高k介电层，其放置于所述接触件与所述阻障层之间。

公开(公告)号：CN108172560A

公开(公告)日：2018-06-15

申请号：CN201711230686.3

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  徐晨祐 ,  郑光茗 ,  蔡正原

IPC: H01L23/488 ,  H01L23/50 ,  H01L21/60

Abstract: 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。

公开(公告)号：CN103050376A

公开(公告)日：2013-04-17

申请号：CN201210057500.X

申请日：2012-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  蔡正原 ,  林杏莲

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L29/792 ,  C23C16/405 ,  C23C16/45525 ,  H01L21/02107 ,  H01L21/02109 ,  H01L21/02112 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/28158 ,  H01L21/28176 ,  H01L21/28264 ,  H01L21/30604 ,  H01L21/30612 ,  H01L23/485 ,  H01L27/10808 ,  H01L27/10852 ,  H01L27/10855 ,  H01L28/40 ,  H01L28/60 ,  H01L29/20 ,  H01L29/205 ,  H01L29/365 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/6656 ,  H01L29/7783 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于制造半导体器件的系统和方法。一个实施例包括采用原子层沉积(ALD)工艺形成沉积层。ALD工艺可以利用第一前体并持续第一时间周期；第一清除并持续比第一时间周期更长的第二时间周期；第二前体并持续比第一时间周期更长的第三时间周期；以及第二清除并持续比第三时间周期更长的第四时间周期。本发明还公开了沉积材料及形成方法。

公开(公告)号：CN113299687B

公开(公告)日：2025-02-11

申请号：CN202010804396.0

申请日：2020-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林佳桦 ,  匡训冲 ,  张宇行 ,  张耀文

IPC: H10K59/122 ,  H10K59/123 ,  H10K59/131 ,  H10K71/16

Abstract: 在一些实施例中，本公开涉及一种显示装置，所述显示装置包括耦合到内连结构的反射器电极。隔离结构设置在反射器电极之上，且透明电极设置在隔离结构之上。此外，光学发射体结构设置在透明电极之上。通孔结构从隔离结构的顶表面延伸到反射器电极，且包括直接上覆在隔离结构的顶表面上的外部部分。硬掩模层直接排列在隔离结构的顶表面与通孔结构的外部部分之间。

公开(公告)号：CN109860152B

公开(公告)日：2021-05-25

申请号：CN201810992184.2

申请日：2018-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  张耕培 ,  朱景升 ,  徐晨佑

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768 ,  H01L27/12

Abstract: 本公开实施例涉及半导体结构及其制造方法。本公开提供一种半导体结构，包含提供：金属层；粘着增强层，其在所述金属层上方；介电质堆叠，其在所述粘着增强层上方；接触件，其穿透所述介电质堆叠及所述粘着增强层并与所述金属层连接；阻障层，其放置于所述接触件与所述介电质堆叠之间；及高k介电层，其放置于所述接触件与所述阻障层之间。

公开(公告)号：CN112670428A

公开(公告)日：2021-04-16

申请号：CN202010279672.6

申请日：2020-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  蔡子中 ,  朱彦璋 ,  林佳桦

IPC: H01L51/52 ,  H01L51/56 ,  H01L27/32

Abstract: 本发明的各种实施例涉及一种显示装置及形成其的方法。显示装置包括设置在半导体衬底的上方的隔离结构。电极至少局部地设置在隔离结构的上方。发光结构设置在电极的上方。导电性反射器设置在隔离结构下方且电耦合到电极。导电性反射器至少局部地设置在发光结构的侧壁之间。导电性反射器包含掺杂非金属的铝材料。本发明涉及一种具有反射率得到提高的反射器的显示装置。

公开(公告)号：CN108172560B

公开(公告)日：2020-09-22

申请号：CN201711230686.3

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  徐晨祐 ,  郑光茗 ,  蔡正原

IPC: H01L23/488 ,  H01L23/50 ,  H01L21/60

Abstract: 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。

公开(公告)号：CN108123034A

公开(公告)日：2018-06-05

申请号：CN201710840815.4

申请日：2017-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林杏莲 ,  金海光 ,  张耀文

IPC: H01L45/00

CPC classification number: H01L45/1253 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/1675

Abstract: 本发明实施例提供一种具有复合式顶部电极的存储器胞。底部电极安置于衬底上方。具有可变电阻的切换介电层安置于所述底部电极上方。覆盖层安置于所述切换介电层上方。复合式顶部电极安置于所述覆盖层上方且邻接所述覆盖层。所述复合式顶部电极包含氮化钽TaN层及直接安置于所述氮化钽层上的氮化钛TiN膜。由于具有所述所揭示的复合式顶部电极，所以当暴露所述复合式顶部电极来形成顶部电极通路时，无需或不形成界面氧化层，借此改进所述顶部电极与所述顶部电极通路之间的RC性质。本发明实施例还提供一种用于制造所述存储器胞的方法。

公开(公告)号：CN105280812B

公开(公告)日：2018-02-13

申请号：CN201510114823.1

申请日：2015-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  黄建修 ,  林杏莲 ,  蔡正原 ,  蔡嘉雄

IPC: H01L45/00

CPC classification number: H01L45/1253 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16

Abstract: 一些实施例涉及电阻式随机存取存储器(RRAM)。该RRAM包括RRAM底部金属电极、布置在RRAM底部金属电极上方的可变电阻介电层以及布置在可变电阻介电层上方的RRAM顶部金属电极。覆盖层布置在RRAM顶部金属电极上方。覆盖层的下表面和RRAM顶部金属电极的上表面在界面处接触。保护侧壁邻近RRAM顶部金属电极的外侧壁。保护侧壁具有与RRAM顶部金属电极的上表面接触覆盖层的下表面的界面至少基本对准的上表面。本发明还涉及用于RRAM的保护侧壁技术。