公开(公告)号：CN115036363A

公开(公告)日：2022-09-09

申请号：CN202210353312.5

申请日：2022-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭昆 ,  邱维刚 ,  张以澄 ,  吴正一 ,  蔡瀚霆 ,  林灿 ,  林仲德

IPC: H01L29/423 ,  H01L29/786 ,  H01L21/34 ,  H01L21/8238

Abstract: 本公开涉及包括氢扩散阻挡件的晶体管及其形成方法。一种薄膜晶体管包括：栅极电极，嵌入在衬底上面的绝缘层中；栅极电介质，在栅极电极上面；有源层，包括化合物半导体材料并且在栅极电介质上面；以及源极电极和漏极电极，与有源层的端部部分接触。栅极电介质可以在与绝缘层的界面之上具有较厚的部分，以抑制氢扩散通过。附加地或替代地，可以在有源层和有源层上面的电介质层之间插入包括电介质金属氧化物材料的钝化帽盖电介质，以抑制氢扩散通过。

公开(公告)号：CN114758988A

公开(公告)日：2022-07-15

申请号：CN202210112032.5

申请日：2022-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭昆 ,  张以澄 ,  吴正一 ,  蔡瀚霆 ,  林灿 ,  林仲德 ,  邱维刚

IPC: H01L21/8238 ,  H01L29/786 ,  H01L29/24

Abstract: 本公开实施例提出一种半导体结构。平坦绝缘间隔物层形成于基板上，而栅极、栅极介电层、与第一半导体金属氧化物层的垂直堆叠可形成其上。第一半导体金属氧化物层包括第一平均掺质浓度的第一n型掺质的原子。第二半导体金属氧化物层形成于第一半导体金属氧化物层上。第二半导体金属氧化物层的部分可掺杂第二n型掺质，以提供源极侧的n型掺杂区与漏极侧的n型掺杂区，其可包括第二平均掺质浓度的第二n型掺质的原子，且第二平均掺质浓度大于第一平均掺质浓度。可导入多种掺质以增进薄膜晶体管的效能。

公开(公告)号：CN113380312A

公开(公告)日：2021-09-10

申请号：CN202110592130.9

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健豪 ,  姜慧如 ,  吴正一 ,  林仲德

IPC: G11C29/08 ,  G11C29/00 ,  G11C29/50

Abstract: 本发明的实施例公开了一种存储器阵列测试方法和系统。一种测试非易失性存储器(NVM)阵列的方法，包括：将该NVM阵列加热到目标温度。在将该NVM阵列加热到该目标温度的同时，通过测量该NVM阵列的NVM单元子集的多个电流来获得电流分布，将该NVM阵列的每个NVM单元编程为逻辑高状态或逻辑低状态中的一种，并且对该NVM阵列的每个NVM单元执行第一通过/未通过(P/F)测试和第二通过/未通过(P/F)测试。基于该电流分布以及该第一P/F测试和该第二P/F测试来计算误码率。

公开(公告)号：CN113223604A

公开(公告)日：2021-08-06

申请号：CN202110566926.7

申请日：2021-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姜慧如 ,  黄健豪 ,  吴正一 ,  林仲德

IPC: G11C29/44 ,  G11C29/36 ,  G11C29/56 ,  G11C29/00

Abstract: 一种用于存储器修复的方法、系统及计算机编程产品。从对存储器的存储器区块进行的至少一个存储器测试提取存储器区块中的将被修复的至少一个失效位的位置。获得存储器中的用于对存储器区块进行修复的可用修复资源。判断包含多个约束在内的约束满足问题是否可解决。所述约束对应于存储器区块中的所述至少一个失效位的位置以及可用修复资源。响应于判断出约束满足问题不可解决，将存储器区块标记为不可修复或拒绝存储器。响应于判断出约束满足问题可解决且具有满足所述约束的解决方案，根据约束满足问题的解决方案而使用可用修复资源来对所述至少一个失效位进行修复。

公开(公告)号：CN108231685A

公开(公告)日：2018-06-29

申请号：CN201711051864.6

申请日：2017-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈文进 ,  吴正一 ,  郑有宏 ,  郭人华 ,  刘响 ,  李锦思

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，该有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，该沟槽暴露隔离结构的侧壁的部分，在沟槽中外延生长第一半导体层，在第一半导体层上方外延生长第二半导体层，通过蚀刻工艺改变第二半导体层的顶面的部分的晶体刻面取向，并且在改变晶体刻面取向之后，在第二半导体层上方外延生长第三半导体层。

公开(公告)号：CN107123658A

公开(公告)日：2017-09-01

申请号：CN201710072602.1

申请日：2017-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张朝钦 ,  李昇展 ,  黄志辉 ,  蔡建欣 ,  吴正一 ,  周佳兴 ,  林艺民 ,  林明辉 ,  李锦思

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/76224 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14683

Abstract: 本发明的实施例公开了半导体图像传感器件及其制造方法。半导体图像传感器件包括衬底、第一像素和第二像素、以及隔离结构。第一像素和第二像素设置在衬底中，其中，第一和第二像素为相邻像素。隔离结构设置在衬底中并且介于第一和第二像素之间，其中，隔离结构包括介电层，并且介电层包括碳氧氮化硅(SiOCN)。