公开(公告)号：CN102315129A

公开(公告)日：2012-01-11

申请号：CN201110190786.4

申请日：2011-07-08

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  艾玉杰 ,  孙帅 ,  王润声 ,  邹积彬 ,  黄欣

IPC: H01L21/336 ,  B82Y40/00 ,  B82Y10/00

CPC classification number: H01L29/42392 ,  H01L29/0676 ,  H01L29/66772 ,  H01L29/78642 ,  H01L29/78696

Abstract: 本发明提供一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，属于超大规模集成电路制造技术领域。利用本发明制备出的垂直型硅纳米线场效应晶体管相比于传统的平面场效应晶体管，一方面由于其本身的一维几何结构导致的良好栅控能力，能够提供很好的抑制短沟道效应的能力，并减小泄漏电流和漏致势垒降低(DIBL)；另一方面，进一步缩小器件面积，提高了IC系统的集成度。

公开(公告)号：CN102184923A

公开(公告)日：2011-09-14

申请号：CN201110089699.X

申请日：2011-04-11

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  王润声 ,  樊捷闻 ,  刘长泽 ,  王阳元

IPC: H01L27/105 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66977 ,  B82Y10/00 ,  B82Y99/00 ,  H01L21/02603 ,  H01L21/823828 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/775

Abstract: 本发明提供一种基于硅纳米线场效应晶体管的六边形可编程阵列及其制备方法，该阵列包括纳米线器件、纳米线器件连接区和栅连接区，所述纳米线器件呈圆柱形结构，包括硅纳米线沟道、栅介质层和栅区，栅介质层包裹硅纳米线沟道，栅区包裹栅介质层，纳米线器件以六边形排列构成一单元，纳米线器件连接区为3个纳米线器件之间的连接节点，纳米线器件连接区固定在一个硅支架上。本发明可实现复杂互联控制逻辑，适合应用于高速高集成度的数字/模拟电路，和数模混合电路。

公开(公告)号：CN104282575B

公开(公告)日：2017-06-06

申请号：CN201410502998.5

申请日：2014-09-26

Applicant: 北京大学

Inventor： 黎明 ,  樊捷闻 ,  杨远程 ,  宣浩然 ,  黄如

IPC: H01L21/336

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/41725 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/775

Abstract: 本发明公开了一种制备纳米尺度场效应晶体管的方法，属于大规模集成电路制造技术领域。该方法的核心是在SOI衬底上外延生长制备纳米尺度场效应晶体管，本发明利用外延工艺可以精确控制纳米尺度器件沟道的材料、形貌，进一步优化器件性能；其次，通过实现不同的沟道掺杂类型和掺杂浓度，可以灵活的调整阈值电压以适应不同IC设计的需要；且可以获得高度方向上宽度一致的栅结构，减小器件的寄生和涨落，同时又能够很好的与CMOS后栅工艺兼容，流程简单，成本较低，可应用于未来大规模半导体器件集成中。

公开(公告)号：CN104037159B

公开(公告)日：2017-01-25

申请号：CN201410275700.1

申请日：2014-06-19

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02271 ,  H01L21/0274 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3083 ,  H01L21/31055 ,  H01L29/045 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构，包括：一半导体衬底，多层超细硅线条，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制。形成方法包括：通过刻蚀工艺形成鱼鳍状硅岛Fin及其两端的源漏区；制备硅的腐蚀掩蔽层；形成多层超细硅线条。本发明的优点：最终形成的多层超细硅线条的位置与截面形状均匀、可控；对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN102832133B

公开(公告)日：2014-12-03

申请号：CN201210313475.7

申请日：2012-08-29

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0277 ,  H01L21/26513 ,  H01L21/28035 ,  H01L21/30604 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/324 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0649

Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。

公开(公告)号：CN103824759A

公开(公告)日：2014-05-28

申请号：CN201410098730.X

申请日：2014-03-17

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  樊捷闻 ,  宣浩然 ,  张昊 ,  黄如

IPC: H01L21/02 ,  H01L21/336 ,  B82Y10/00

CPC classification number: H01L21/02603 ,  H01L29/0669

Abstract: 一种制备多层超细硅线条的方法，包括：制备硅的腐蚀掩蔽层；外延形成Fin及其两端的源漏区；形成多层超细硅线条。本发明的优点如下：原子层淀积可准确定义超细线条的位置，可控性好；对硅的各向异性腐蚀是自停止的，工艺窗口大，腐蚀所得的纳米线截面形貌均匀、平整；采用先制备掩膜，后外延沟道的方法，形成多层侧壁腐蚀掩膜的工艺简单，不论掩蔽层层数多少，仅需一次外延窗口的刻蚀即可得到多层侧壁掩膜；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；不会引入金属离子，适用于集成电路制造工艺中；完全和体硅平面晶体管工艺兼容，工艺成本代价小。

公开(公告)号：CN103700593A

公开(公告)日：2014-04-02

申请号：CN201310696063.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336 ,  H01L21/762

CPC classification number: H01L21/823814 ,  H01L21/265 ,  H01L21/28185 ,  H01L21/28264 ,  H01L21/3065 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/845 ,  H01L29/0653 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/66484

Abstract: 本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；将假栅去掉，重新进行高k金属栅的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。

公开(公告)号：CN102353882B

公开(公告)日：2014-02-19

申请号：CN201110153759.X

申请日：2011-06-09

Applicant: 北京大学

Inventor： 黄如 ,  邹积彬 ,  刘长泽 ,  王润声 ,  樊捷闻 ,  王阳元

IPC: G01R31/26

CPC classification number: G01R31/2642 ,  G01R31/2621 ,  H01L22/14 ,  H01L22/34

Abstract: 本发明公布了一种半导体器件的栅介质层陷阱密度和位置的测试方法。所述测试方法利用泄漏通路产生的栅泄漏电流来测试小面积(有效沟道面积小于0.5平方微米)半导体器件栅介质层中陷阱密度和二维的陷阱位置。本发明尤其适用于超小面积器件(有效沟道面积小于0.05平方微米)的测试。本方法可以得出栅介质在不同材料、不同工艺情况下的陷阱分布情况；本方法要求设备简单，测试结构简单，测试成本低廉；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试非常适用于超小半导体器件制造过程中的工艺监控和成品质量检测。

公开(公告)号：CN102315170B

公开(公告)日：2013-07-31

申请号：CN201110138735.7

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  艾玉杰 ,  孙帅 ,  王润声 ,  邹积彬 ,  黄欣

IPC: H01L21/8234 ,  H01L21/762 ,  H01L21/311 ,  B82B3/00

CPC classification number: H01L29/66772 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明提出一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法，包括：定义有源区；淀积氧化硅薄膜作为硬掩膜；并形成源漏和连接源漏的细条状的图形结构；通过刻蚀硅工艺，将硬掩膜上的图形结构转移到硅材料上；抑制底管离子注入；通过湿法腐蚀硅材料，悬空连接源漏的硅细线条；将硅细线条缩小到纳米尺寸形成硅纳米线；淀积多晶硅薄膜；通过电子束光刻形成多晶硅栅线条，跨过硅纳米线，并形成全包围纳米线的结构；通过在衬底上淀积氧化硅薄膜和接下来的刻蚀氧化硅工艺，在多晶硅栅线条两侧形成氧化硅侧墙；通过离子注入和高温退火，形成源漏结构，最终制备出纳米线场效应晶体管，该方法与常规集成电路制造技术兼容，制备工艺简单、方便、周期短。

公开(公告)号：CN102832135A

公开(公告)日：2012-12-19

申请号：CN201210326467.6

申请日：2012-09-05

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  许晓燕 ,  李佳 ,  王润声

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0228 ,  H01L21/0277 ,  H01L21/0332 ,  H01L21/28194 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3212 ,  H01L21/324

Abstract: 本发明公开了一种锗、三五族半导体材料衬底上制备FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。采用此方法可以在锗、三五族半导体材料衬底上很容易的形成FinFET，而且整个工艺流程虽然在锗、三五族半导体材料上完成，但是完全与常规硅基超大规模集成电路制造技术类似，制备工艺具有简单、方便、周期短的特点。此外，采用此工艺制备出的FinFET最小宽度可以控制在二十纳米左右，多栅结构可以提供很好的栅控制能力，非常适合于制备超短沟器件，进一步缩小器件尺寸。且采用本发明制备形成的FinFET，具有较低的功耗。