公开(公告)号：CN112447771B

公开(公告)日：2023-12-01

申请号：CN202011111713.7

申请日：2020-10-16

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  中国科学院微电子研究所

Inventor： 亨利·H·阿达姆松 ,  王桂磊 ,  罗雪 ,  孔真真

IPC: H01L27/12 ,  H01L21/762 ,  H01L29/786 ,  H01L21/336

Abstract: 本发明涉及GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法。一种GeSiOI衬底，包括由下至上依次堆叠的：硅衬底，埋氧层，保护层，Ge1‑xSix层；其中，0.1≤x≤0.3，Ge1‑xSix层的厚度≤100nm。制备方法：在硅衬底上依次沉积锗缓冲层、Ge1‑xSix层、保护层，得到第一多层材料结构；在硅衬底上沉积埋氧层，得到第二多层材料结构；将上述两个结构键合；再依次刻蚀去除硅衬底和锗缓冲层，之后将Ge1‑xSix层刻蚀至厚度≤100nm。本发明提高了GeSiOI衬底的迁移率，获得了掺杂的GeSiOI器件，降低了器件的源漏电阻，提升了器件开态电流。

公开(公告)号：CN116207134A

公开(公告)日：2023-06-02

申请号：CN202111446531.X

申请日：2021-11-30

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊 ,  亨利·H·阿达姆松 ,  苗渊浩 ,  杜勇 ,  苏佳乐 ,  张毅文 ,  任宇辉

IPC: H01L29/15 ,  H01L21/02 ,  H01L21/76 ,  H01L21/764 ,  H01L29/06

Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成锗虚拟衬底层，锗虚拟衬底层上方形成锗硅逆渐变缓冲层，锗硅逆渐缓冲层上方形成第一锗硅限制层，第一锗硅限制层上方形成锗量子阱层和硅量子阱层，锗量子阱层和硅量子阱层上方形成第二锗硅限制层，第二锗硅限制层上方形成硅帽层。通过两个锗硅限制层，同时将二维电子气和二维空穴气限制在由锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格内，与主流CMOS工艺兼容。通过匹配应变锗量子阱层和硅量子阱层组成的Si/Ge双层超晶格中的空间间接激子，能够观察到质量不平衡电子空穴物理超流和玻色‑爱因斯坦凝聚，便于形成半导体量子点等结构进行物理超流和玻色‑爱因斯坦凝聚实验验证。

公开(公告)号：CN113471215B

公开(公告)日：2023-03-17

申请号：CN202110540923.6

申请日：2021-05-18

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 亨利·H·阿达姆松 ,  王桂磊 ,  梁仁荣 ,  罗雪 ,  孔真真 ,  林鸿霄

IPC: H01L27/12 ,  H01L21/762

Abstract: 本发明涉及一种多层绝缘体上锗衬底结构，包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一锗层以及交替垂直堆叠在所述第一锗层上的n层第二绝缘层和n层第二锗层，并且靠近所述第一锗层的是所述第二绝缘层；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二锗层相同的材料。本发明还涉及一种多层绝缘体上锗衬底结构的制备方法。本发明的衬底结构可用于垂直堆叠全耗尽晶体管，有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。

公开(公告)号：CN113035941B

公开(公告)日：2022-12-13

申请号：CN202110217788.1

申请日：2021-02-26

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  亨利·H·阿达姆松 ,  林鸿霄 ,  孔真真 ,  罗雪 ,  张青竹 ,  殷华湘 ,  余嘉晗

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/167 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种GAAFET器件的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，PMOS器件沟道层为单晶SiGeSn层，此时低组分的Sn有利于空穴迁移率的提高，NMOS器件沟道层是在释放后的Si纳米片上面依次性外延的SiGe/Si，Ge的浓度小于或等于0.3，此时Si为应变硅，有利于电子迁移率的提升。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。

公开(公告)号：CN114743906A

公开(公告)日：2022-07-12

申请号：CN202110019364.4

申请日：2021-01-07

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 朱宁炳 ,  朴兴雨 ,  李河圣 ,  刘金彪 ,  杨涛 ,  孔真真 ,  项金娟 ,  余嘉晗

IPC: H01L21/677 ,  H01L21/67

Abstract: 本发明公开了一种动力传递装置及半导体制造设备，动力传递装置包括支承主体、旋转轴、磁性流体、轴承组件以及垫片密封组件，支承主体安装在真空反应室与大气环境连通的开口处，支承主体内设置有轴孔；旋转轴穿过轴孔伸入真空反应室中；磁性流体设置在旋转轴与轴孔的内壁之间；轴承组件套设在旋转轴上，轴承组件包括至少一个真空侧轴承，真空侧轴承位于磁性流体的靠近真空反应室的一侧；垫片密封组件贴合设置在真空侧轴承面向真空反应室的一侧。本发明提出的动力传递装置中垫片密封组件贴合设置在真空侧轴承面向真空反应室的一侧，避免了真空反应室中的反应气体污染真空侧轴承和磁性流体，延长了真空侧轴承以及磁性流体的使用寿命。

公开(公告)号：CN114678417A

公开(公告)日：2022-06-28

申请号：CN202011551445.0

申请日：2020-12-24

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 崔锺武 ,  刘金彪 ,  杨涛 ,  孔真真 ,  李俊峰 ,  王文武

IPC: H01L29/49 ,  H01L21/28

Abstract: 本发明涉及一种半导体结构及栅极的制作方法。一种半导体结构包括：半导体衬底；所述半导体衬底的有源区设有栅极；所述栅极由栅介质层、多晶硅层、金属层依次堆叠而成，并且所述多晶硅层掺杂有一氧化碳离子。一种栅极的制作方法，包括：在半导体衬底上形成浅槽隔离，然后形成栅介质层；在所述栅介质层表面沉积多晶硅层；向所述多晶硅层内注入一氧化碳离子；然后进行N型和/或P型掺杂、沉积金属层、盖层，经过光刻刻蚀形成栅极。本发明细化了栅极多晶硅晶粒，降低了机械应力，还提高了栅极金属与多晶硅的接合稳定性。

公开(公告)号：CN114334628A

公开(公告)日：2022-04-12

申请号：CN202111593926.2

申请日：2021-12-20

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊 ,  亨利·H·阿达姆松

IPC: H01L21/20

Abstract: 本发明提供一种新型半导体结构的制备方法，包括：形成第一半导体材料层；采用浸润气体对所述第一半导体材料层的表面进行浸润处理；在浸润处理后的表面形成第二半导体材料层；其中，所述第二半导体材料层中的第一元素含量大于所述第一半导体材料层中的第一元素含量；所述浸润气体包括形成Ⅳ族或者Ⅲ‑Ⅴ族半导体材料时使用的气态反应前驱体。本发明提供的技术方案能够通过浸润处理，形成具有垂直陡峭界面的高质量半导体异质结结构。

公开(公告)号：CN113314396A

公开(公告)日：2021-08-27

申请号：CN202110414209.2

申请日：2021-04-16

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 孔真真 ,  亨利·H·阿达姆松 ,  王桂磊

IPC: H01L21/02 ,  H01L21/762 ,  H01L31/18

Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体衬底的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；第一次外延生长Ge1‑x‑ySnxSiy层，0≤x

公开(公告)号：CN112582258A

公开(公告)日：2021-03-30

申请号：CN202011323338.2

申请日：2020-11-23

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  亨利·H·阿达姆松 ,  孔真真 ,  罗雪

IPC: H01L21/02

Abstract: 本发明公开了一种用于半导体量子计算的纯化硅衬底及其形成方法，属于半导体技术领域，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大的问题。本发明的纯化硅衬底包括依次层叠的自然硅衬底、绝缘层和纯化硅层。本发明的形成方法包括提供一基础衬底，在基础衬底上外延形成纯化硅层，得到施主衬底；提供一自然硅衬底；在施主衬底和/或自然硅衬底上形成至少一层绝缘层；将施主衬底与自然硅衬底键合，基础衬底和自然硅衬底均位于表面，去除基础衬底或去除基础衬底和部分纯化硅层，得到纯化硅衬底。本发明的纯化硅衬底及其形成方法可用于半导体量子计算。

公开(公告)号：CN111900126A

公开(公告)日：2020-11-06

申请号：CN202010575386.4

申请日：2020-06-22

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 李南照 ,  高建峰 ,  刘卫兵 ,  孔真真

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明涉及一种半导体制造方法和半导体。其中，半导体制造方法包括如下步骤：在绝缘层中形成金属层；在所述金属层上形成刻蚀停止层；去除金属层中部分金属线结构上的刻蚀停止层。根据金属线结构的金属特性，去除金属层中部分金属线线结构上的刻蚀停止层，能够减少金属线结构之间的寄生电容的形成，减小RC延迟，不需要开发周期和开发成本。