-
公开(公告)号：CN115201238A
公开(公告)日：2022-10-18
申请号：CN202110395088.1
申请日：2021-04-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G01N23/20008
Abstract: 本申请涉及TEM样品的制备及半导体器件中空气隙关键尺寸的测量方法，包括步骤：提供晶圆，所述晶圆上包括至少具有空气隙的待检测区域；切割所述晶圆以得到包括所述待检测区域的样片；对所述样片进行研磨减薄；实施高能量的FIB处理对所述样片进行粗减薄，直至将所述空气隙剖开；将填充材料填充至所述空气隙中；实施低能量的FIB处理对所述样片进行精减薄，以最终得到TEM样品，并观测其空气隙的关键尺寸。采用环氧树脂来填充空气隙，能够在FIB处理的过程中有效减少空气隙的形貌变形，改善测量分析的质量，提高关键尺寸的测量精度；同时，采用先FIB粗减薄、在填充环氧树脂之后再FIB精减薄相结合的工艺，进一步较少FIB造成的损伤和形貌变形，从而提高测量精度。
-
公开(公告)号：CN114972147A
公开(公告)日：2022-08-30
申请号：CN202110189396.9
申请日：2021-02-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G06T7/00
Abstract: 本申请公开了一种晶圆缺陷的检测方法及装置。该方法包括：扫描晶圆表面，得到所述晶圆表面的灰度图像；查找疑似缺陷像素；计算所述疑似缺陷像素的邻近像素的灰度平均值；所述邻近像素包括位于所述疑似缺陷像素的第一侧的若干像素和位于所述疑似缺陷像素的第二侧的若干像素；根据所述灰度平均值确定所述疑似缺陷像素属于所述明区域还是所述暗区域，得到确定结果；根据所述确定结果以及明区域和暗区域各自的预设灰度差绝对值阈值，确定所述疑似缺陷像素是否为缺陷。本公开提供的方法，避免了疑似缺陷像素的灰度值对灰度值平均值的影响，达到了提高缺陷检测准确率、减少误判的有益效果。
-
公开(公告)号：CN114695542A
公开(公告)日：2022-07-01
申请号：CN202011567045.9
申请日：2020-12-25
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种半导体结构及栅极的制作方法。一种半导体结构包括：半导体衬底有源区设有栅极，栅极由栅介质层、第一多晶硅层、第二多晶硅层、金属层依次堆叠而成，并且第二多晶硅层掺杂有碳和锗。栅极的制作方法包括：在半导体衬底上形成浅槽隔离，然后沉积栅介质层；在第栅介质层表面沉积第一多晶硅层；在第一多晶硅层的表面沉积第二多晶硅层，并向第二多晶硅层掺杂碳和锗；然后依次进行第二多晶硅层的N型或P型掺杂、沉积金属层和盖层，经过光刻和刻蚀形成栅极。本发明达到的效果是：细化栅极多晶硅晶粒，降低机械应力；降低漏电现象，提高栅极层间接合稳定性。
-
公开(公告)号：CN113013233A
公开(公告)日：2021-06-22
申请号：CN202110216899.0
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/24 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种叠层环栅的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，沟道层为WS2层。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
公开(公告)号：CN114323827A
公开(公告)日：2022-04-12
申请号：CN202011065515.1
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G01N1/28 , H01J37/305
Abstract: 本公开提供一种透射电镜样品的制备方法及装置。本公开的透射电镜样品的制备方法包括：制备预设尺寸的掩模板；将所述掩模板叠放于半导体样品表面的第一区域；利用聚焦离子束切削减薄所述半导体样品表面的第二区域，所述第二区域与所述第一区域相邻，以获得具有特定薄区的透射电镜样品。该方案的优点在于：在聚焦离子束切削样品时采用掩模板进行保护，可以控制新产品研发过程中聚焦离子束切削产生的波纹状损伤。采用该方法制作的透射电镜样品无波纹状损伤，质量高，从而改善了欲分析样品的图像质量，降低了分析周期，提高了研发效率。
-
Patent Agency Ranking
公开(公告)号：CN114252309A
公开(公告)日：2022-03-29
申请号：CN202011017805.9
申请日：2020-09-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G01N1/28 , H01J37/305
Abstract: 本公开提供一种透射电镜样品的制备方法及装置。本公开的透射电镜样品的制备方法包括：制备预设尺寸的掩模板；将所述掩模板叠放于半导体样品表面的第一区域；利用聚焦离子束切削减薄所述半导体样品表面的第二区域，所述第二区域与所述第一区域相邻，以获得具有特定薄区的透射电镜样品。该方案的优点在于：在聚焦离子束切削样品时采用掩模板进行保护，可以控制新产品研发过程中聚焦离子束切削产生的波纹状损伤。制作的透射电镜样品无波纹状损伤，质量高，从而改善了欲分析样品的图像质量变差的问题，降低了分析周期，提高了研发效率。
-
公开(公告)号：CN113035941A
公开(公告)日：2021-06-25
申请号：CN202110217788.1
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/167 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种GAAFET器件的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，PMOS器件沟道层为单晶SiGeSn层，此时低组分的Sn有利于空穴迁移率的提高，NMOS器件沟道层是在释放后的Si纳米片上面依次性外延的SiGe/Si，Ge的浓度小于或等于0.3，此时Si为应变硅，有利于电子迁移率的提升。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
公开(公告)号：CN114972147B
公开(公告)日：2025-04-18
申请号：CN202110189396.9
申请日：2021-02-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G06T7/00
Abstract: 本申请公开了一种晶圆缺陷的检测方法及装置。该方法包括：扫描晶圆表面，得到所述晶圆表面的灰度图像；查找疑似缺陷像素；计算所述疑似缺陷像素的邻近像素的灰度平均值；所述邻近像素包括位于所述疑似缺陷像素的第一侧的若干像素和位于所述疑似缺陷像素的第二侧的若干像素；根据所述灰度平均值确定所述疑似缺陷像素属于所述明区域还是所述暗区域，得到确定结果；根据所述确定结果以及明区域和暗区域各自的预设灰度差绝对值阈值，确定所述疑似缺陷像素是否为缺陷。本公开提供的方法，避免了疑似缺陷像素的灰度值对灰度值平均值的影响，达到了提高缺陷检测准确率、减少误判的有益效果。
-
公开(公告)号：CN113013233B
公开(公告)日：2024-09-10
申请号：CN202110216899.0
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/24 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种叠层环栅的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，沟道层为WS2层。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
公开(公告)号：CN113035941B
公开(公告)日：2022-12-13
申请号：CN202110217788.1
申请日：2021-02-26
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/06 , H01L29/167 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种GAAFET器件的沟道结构及其制备方法，属于半导体工艺技术领域，能够提供集成度更高、栅控更好的器件。本发明的沟道结构包括硅衬底、沟道层以及多层硅层和多层支撑层，多层硅层依次层叠在硅衬底上，支撑层设于硅衬底与硅层之间和相邻两层硅层之间，沟道层设于硅层的表面，PMOS器件沟道层为单晶SiGeSn层，此时低组分的Sn有利于空穴迁移率的提高，NMOS器件沟道层是在释放后的Si纳米片上面依次性外延的SiGe/Si，Ge的浓度小于或等于0.3，此时Si为应变硅，有利于电子迁移率的提升。本发明的制备方法包括如下步骤：提供一硅衬底；在硅衬底上形成硅层和支撑层；在硅层的表面形成沟道层。本发明的沟道结构及其制备方法可用于GAAFET器件。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
