-
公开(公告)号：CN111739800B
公开(公告)日：2021-08-10
申请号：CN202010573844.0
申请日：2020-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/423 , H01L27/12
Abstract: 本发明涉及一种SOI基凹栅增强型GaN功率开关器件的制备方法，包括：第一次钝化；源漏区欧姆接触；离子注入；刻蚀凹栅区域；生长栅介质层和栅金属；第二次钝化；打开源漏窗口；第一次深槽刻蚀；第二次深槽刻蚀。该方法制备的凹栅结构带来的工艺相对简单、栅漏电流小的优势和SOI材料带来的器件单片隔离优势为实现GaN单片集成半桥电路奠定了坚实的基础，为GaN功率器件的发展提供了新方向。
-
公开(公告)号：CN107393814B
公开(公告)日：2020-03-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN107393814A
公开(公告)日：2017-11-24
申请号：CN201710678411.X
申请日：2017-08-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/266 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种MOS功率器件及其制备方法，方法包括：提供一第一掺杂类型重掺杂的衬底，并于第一表面上形成第一掺杂类型轻掺杂的外延层；于外延层内形成阱区；于阱区内形成环绕JFET区的源区，并于环绕源区的阱区内形成保护区；于定义的JFET区进行所述第一掺杂类型的掺杂，形成JFET掺杂区；于外延层表面形成栅结构，并于所述栅结构表面沉积表面钝化层；形成与栅结构电连接的栅金属电极，于源区表面形成源金属电极，于衬底的第二表面形成漏金属电极。通过上述方案，本发明在常规平面栅MOSFET功率器件的JFET区域进行n型离子注入后，可以显著降低JFET区电阻，进而降低器件导通电阻；采用光刻胶代替常规的二氧化硅作为注入掩膜，大大降低工艺成本以及缩减工艺流程。
-
公开(公告)号：CN107359221A
公开(公告)日：2017-11-17
申请号：CN201710602303.4
申请日：2017-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/0392
CPC classification number: Y02E10/50 , Y02P70/521 , H01L31/1804 , H01L31/02327 , H01L31/03921
Abstract: 本发明提供一种基于SOI-量子点异质结的红外探测器制备方法，包括：1)提供SOI衬底，包括顶层硅、底层硅以及埋氧层；2)刻蚀顶层硅的边缘区域；3)在顶层硅表面两侧沉积金属接触材料，再经退火形成金属硅化物作为源区接触层和漏区接触层；4)沉积覆盖所述源区接触层和漏区接触层的源区金属电极和漏区金属电极，并在所述底层硅的表面沉积底栅金属电极；5)在所述顶层硅与源区接触层、漏区接触层的接触界面上进行离子注入与激活，形成P+区域和N+区域；6)在所述顶层硅表面形成量子点。本发明采用SOI作为衬底，并结合量子点制备获得红外探测器，使Si基红外探测系统具有寄生效应小、抗干扰、速度快、功耗低、集成度高、抗单粒子辐照能力强等优点。
-
公开(公告)号：CN105304689A
公开(公告)日：2016-02-03
申请号：CN201510772384.3
申请日：2015-11-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/778 , H01L21/335
CPC classification number: H01L29/06 , H01L29/778 , H01L29/7786 , H01L29/0688 , H01L29/66462 , H01L29/7787 , H01L2229/00
Abstract: 本发明的基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及其制作方法，将单层石墨烯转移到AlGaN表面，经过氟离子处理后绝缘，以此替代常规氮化物钝化层。然后在石墨烯上生长高k材料，两者共同作为栅介质，制备AlGaN/GaN金属-绝缘层-半导体（MIS）HEMT器件。石墨烯相比于传统钝化结构，具有物理厚度薄（亚纳米量级），附加阈值电压小的优点。同时，单层石墨烯也具有很好的隔离性能，防止生长高k材料的过程中，AlGaN表面被氧化而产生表面陷阱，以达到钝化的效果。另外，氟化过程能使石墨烯中引入负电荷，有利于HEMT器件的阈值电压正向移动，为实现增强型器件提供可能。本发明结构和方法简单，效果显著，在微电子与固体电子学技术领域具有广泛的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN118645532A
公开(公告)日：2024-09-13
申请号：CN202410782692.3
申请日：2024-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种提高UIS能力和栅氧可靠性的分裂栅MOSFET器件及其制备方法，所述分裂栅MOSFET器件包括：漏极(1)、N+衬底(2)、N‑外延层(3)、电流扩展层(4)、P2区(5)、P1区(6)、P+区(7)、N+区(8)、JFET区(9)、栅氧化层(10)、栅极(11)、SiO2层间介质(12)、源极(13)。本发明不仅可以屏蔽栅氧电场，增强栅氧可靠性，还可以提高器件UIS耐量，而且工艺简单，成本低，具有良好的应用前景。
-
公开(公告)号：CN118431277A
公开(公告)日：2024-08-02
申请号：CN202410425687.7
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/335 , H01L27/088 , H01L21/8234
Abstract: 本发明涉及一种高热可靠性单片集成硅基GaN半桥电路及其制备方法，在硅基GaN功率器件制备完成后经晶圆减薄，键合到半绝缘型SiC衬底上，再经凹槽刻蚀、介质隔离而得。本发明实现高低边硅基GaN功率器件的完全隔离，彻底解决硅基GaN功率器件半桥电路单片集成面临的衬底串扰问题，同时因半绝缘型SiC材料热导率高，该半桥电路具有更高热可靠性，在大功率高频电力电子领域具有巨大应用潜力。
-
公开(公告)号：CN118153502A
公开(公告)日：2024-06-07
申请号：CN202410261190.6
申请日：2024-03-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/367 , H01L29/78 , H01L29/06 , G06F30/392
Abstract: 本发明提供一种半导体器件终端结构的设计方法及半导体器件结构，提供半导体器件结构，增大场限环环宽度至阻断电压随环宽度增大的速率小于等于预设速率；将场限环分为全耗尽区域和未全耗尽区域，设置未全耗尽区域场限环环间距从内向外等差递增，调整递增公差至主结电场与末环结电场相等或差值最小；减小未全耗尽区域内场限环环宽度至最小。本发明调节整体场限环参数增大末结电场提高电场均匀性，再分别调节未全耗尽和全耗尽区域的场限环参数降低末结电场增大带来的曲率效应，进一步提高电场均匀性，提高阻断电压利用率。本发明受2022年国家重点研发项目资助(项目编号：2022YFB3604300，课题编号：2022YFB3604303，项目名称：GaN基纵向功率电子材料与器件研究)。
-
公开(公告)号：CN115512959A
公开(公告)日：2022-12-23
申请号：CN202211128091.8
申请日：2022-09-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种低漏感的平面变压器绕组绕制方法及平面变压器，其中绕制方法包括：根据原边绕组和副边绕组的匝数关系，计算分组参数，并基于分组参数进行分组，通过分组交错绕制得到低漏感的平面变压器。本发明通过合理排布原边绕组和副边绕组的位置，能够使任意匝数比的平面变压器获得最小漏感，降低了变压器损耗，提升系统效率。
-
公开(公告)号：CN111739937A
公开(公告)日：2020-10-02
申请号：CN202010553372.2
申请日：2020-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/51 , H01L21/285 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法，包括：将外延N型轻掺SiC层的SiC衬底清洗；在SiC衬底的外延层使用离子注入和退火的方式形成N+源区、P型沟道区和P+终端区；在外延层沉积高k栅介质层，然后沉积栅金属，并通过刻蚀图形化；在外延层沉积钝化层介质，并通过刻蚀图形化；在外延层和重掺衬底沉积低温欧姆接触金属层，退火形成欧姆接触；在外延层和重掺衬底加厚金属。该方法降低了栅界面处的碳簇密度，提高了沟道迁移率。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.045 seconds)
