公开(公告)号：CN104022110B

公开(公告)日：2017-03-29

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN104701372A

公开(公告)日：2015-06-10

申请号：CN201310661189.4

申请日：2013-12-06

Applicant: 无锡华润上华半导体有限公司

Inventor： 张广胜 ,  张森

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0684 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66681 ,  H01L29/7835 ,  H01L29/7838 ,  H01L29/0603

Abstract: 本发明涉及一种LDMOS器件，包括衬底、衬底上的栅极、衬底内的埋层区和埋层区上的扩散层，埋层区包括第一埋层和第二埋层，第一埋层和第二埋层的掺杂杂质的导电类型相反，扩散层包括第一扩散区和第二扩散区，第一扩散区位于第一埋层上且与第一埋层邻接，第二扩散区位于第二埋层上且与第二埋层邻接，第一埋层与第一扩散区的掺杂杂质的导电类型相同，第二埋层与所述第二扩散区的掺杂杂质的导电类型相同。本发明还涉及一种LDMOS器件的制造方法。本发明器件在导通状态下的电流路径为第二扩散区的下部与第二埋层组成的区域，远离器件表面，从而可以增加器件的电流能力、减小导通电阻，并增加了器件的可靠性。

公开(公告)号：CN104134661A

公开(公告)日：2014-11-05

申请号：CN201310159369.2

申请日：2013-05-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖 ,  张森

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/765

Abstract: 本发明提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。

公开(公告)号：CN104022110A

公开(公告)日：2014-09-03

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN103296082A

公开(公告)日：2013-09-11

申请号：CN201210045076.7

申请日：2012-02-27

Applicant: 无锡华润上华半导体有限公司

Inventor： 孙贵鹏 ,  张森 ,  吴孝嘉

IPC: H01L29/78 ,  H01L29/43

Abstract: 本发明提供一种金属氧化层半导体场效应晶体管，其包括第一导电性材料基板，形成在第一导电性材料基板上的第二导电性材料层，在第一导电性材料基板与第二导电性材料层的接面形成空乏区，其特征在于，所述第二导电性材料层上敷设有金属层以形成肖特基接面，所述金属层上敷设有绝缘层。本发明所述金属氧化层半导体场效应晶体管器件，与常规金属氧化层半导体场效应晶体管器件具有相同崩溃电压的情况下，可具有更低的导通电阻。

公开(公告)号：CN119967860A

公开(公告)日：2025-05-09

申请号：CN202311473834.X

申请日：2023-11-07

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 孙伟锋 ,  张龙 ,  张森 ,  刘斯扬 ,  何乃龙 ,  盘成务 ,  顾力晖 ,  李浩宇 ,  种世雄 ,  邹敏

IPC: H10D30/65 ,  H10D30/01 ,  H10D62/10 ,  H10D62/13

Abstract: 本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括至少一个元胞结构，元胞结构包括：衬底；N型的第一阱区，设于衬底内；第一阱区内设有沿第一方向依次排布的第一分区、隔断区和第二分区；P型的第一掺杂区和P型的第二掺杂区，第一掺杂区位于第一分区，第二掺杂区位于第二分区；P型的源区和P型的漏区，设于衬底内，且分别位于第一掺杂区沿第二方向的两侧；第一方向为导电沟道的宽度方向，第二方向为导电沟道的长度方向。本申请能够抑制开启状态下输出电流的迅速增大，从而改善器件输出电流的稳定性以及提高器件的可靠性。

公开(公告)号：CN119153487A

公开(公告)日：2024-12-17

申请号：CN202310713119.2

申请日：2023-06-15

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  刘斯扬 ,  何乃龙 ,  盘成务 ,  李浩宇 ,  张森 ,  肖魁 ,  宋亮 ,  孙伟锋

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L27/06

Abstract: 本发明涉及一种绝缘体上硅半导体元器件，包括：衬底；掩埋介质层，设于所述衬底上；第一电极；第二电极；漂移区，设于所述掩埋介质层上；所述漂移区的上表面形成落差结构，所述落差结构包括靠近所述第一电极的第一侧、靠近所述第二电极的第二侧、以及所述第一侧与第二侧之间的过渡区，所述第二侧的上表面高于所述第一侧的下表面，从而使所述漂移区在所述第二侧的厚度大于在所述第一侧的厚度；其中，所述第一电极和第二电极被配置为：在所述元器件被施加反向偏压时，第二电极施加的电压大于第一电极施加的电压。本发明可以将器件的击穿点控制在高压端的下方，使得漂移区能够完全耗尽，在不增加埋氧层厚度的前提下依然可以提高器件的击穿电压。

公开(公告)号：CN117995534B

公开(公告)日：2024-11-22

申请号：CN202211333545.5

申请日：2022-10-28

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 何乃龙 ,  赵景川 ,  张森 ,  缪海生 ,  张龙 ,  刘斯扬 ,  孙伟锋

IPC: H01F27/32 ,  H01F19/00 ,  H01L23/64

Abstract: 本发明涉及一种隔离变压器及半导体器件，所述隔离变压器包括：下线圈；主介质层，覆盖所述下线圈；氮氧化硅层，位于所述主介质层上；上线圈，位于所述氮氧化硅层上。本发明在主介质层和上线圈之间设置氮氧化硅层，在确保器件耐压的同时，能够减小高压区域对低压区域的影响，提升器件总体的寿命。

公开(公告)号：CN116705609A

公开(公告)日：2023-09-05

申请号：CN202210181654.3

申请日：2022-02-25

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  何乃龙 ,  崔永久 ,  张森 ,  王肖娜 ,  林峰 ,  马杰 ,  刘斯扬 ,  孙伟锋

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/266

Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法，所述方法包括：获取基底；图案化掩膜层，形成至少两个注入窗口；通过各注入窗口进行N型离子注入，在P型区内形成高压N阱掺杂区和低压N阱掺杂区；在各注入窗口表面形成氧化层；去除掩膜层；向P型区进行P型离子普注，在氧化层处P型离子的注入被阻挡；通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口，注入N型离子后通过在注入窗口表面覆盖氧化层，后续注入P型离子时该氧化层作为注入的阻挡层，因此P型离子注入无需单独准备一块光刻版，有效地简化了PLDMOS器件的制造工艺，使其能与NLDMOS的制造工艺兼容。

公开(公告)号：CN112825301A

公开(公告)日：2021-05-21

申请号：CN201911149088.2

申请日：2019-11-21

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 孙伟锋 ,  王耀辉 ,  宋华 ,  张森 ,  杨光安 ,  张龙 ,  吴汪然 ,  刘斯扬 ,  耿和龙 ,  时龙兴

IPC: H01L21/331 ,  H01L29/739

Abstract: 本发明涉及一种绝缘栅双极型晶体管器件及其制造方法，该方法包括：获取衬底，所述衬底上形成有漂移区、栅极区、缓冲区、场氧层；去除所述漂移区上方位于栅极区与缓冲区之间区域的场氧层后形成第一沟槽，所述第一沟槽的一端与栅极区相邻；在所述衬底上形成具有第一内应力的氮化硅层，所述氮化硅层位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方。通过位于所述第一沟槽的上方并沿所述第一沟槽的侧壁向上延伸至所述栅极区的上方的氮化硅层，在绝缘栅双极型晶体管器件内引入内应力，从而提高了器件内载流子的迁移率，在突破硅材料的极限限制的同时提高了器件的电学特性。