公开(公告)号：CN105244282A

公开(公告)日：2016-01-13

申请号：CN201510684418.3

申请日：2015-10-20

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖

IPC: H01L21/336 ,  H01L29/06 ,  H01L21/265 ,  H01L21/225

CPC classification number: H01L29/66681 ,  H01L21/225 ,  H01L21/265 ,  H01L29/06

Abstract: 本发明涉及一种半导体器件的阱区形成方法，包括：通过第一阱区光刻版对晶圆进行第一阱区光刻，形成阱区注入阻挡层；在所述阱区注入阻挡层的阻挡下进行第一器件区和第二器件区的第一阱区离子注入；进行热推阱，将所述注入区注入的离子扩散至非注入区，使得被非注入区隔开的注入区相互连通形成第一器件区的第一阱区。本发明采用特殊设计的光刻版，阱区不是完整的图形，而是在中间镂空。从而能够通过一个光刻层次同时形成高压器件的阱区和低压器件的阱区，高压器件的耐压明显高于低压器件。可以节省光刻版和工艺流程，降低制造成本。

公开(公告)号：CN104134661B

公开(公告)日：2016-12-28

申请号：CN201310159369.2

申请日：2013-05-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖 ,  张森

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/765

Abstract: 本发明提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。

公开(公告)号：CN103094359B

公开(公告)日：2016-05-11

申请号：CN201110339641.6

申请日：2011-10-31

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/0634 ,  H01L29/0619 ,  H01L29/10 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/872

Abstract: 本发明实施例公开了一种高压肖特基二极管及其制作方法，该二极管包括：P型衬底及其表面内的两个N型埋层，第一N型埋层位于阴极引出区的下方，第二N型埋层位于阴极区的下方；外延层；位于外延层表面内的两个N型阱区，第一N型阱区为该肖特基二极管的横向漂移区，且其表面内具有一阴极引出区，第二N型阱区位于第二N型埋层表面上，为该肖特基二极管的阴极区；位于第二N型埋层表面上，且包围所述阴极区的第一P型阱区；位于横向漂移区表面上的场氧隔离区；位于阴极区表面上的阳极，位于阴极引出区表面上的阴极。该肖特基二极管能够承受高压，可用作自举二极管，其制作过程与CMOS工艺兼容，从而可将该肖特基二极管集成在高压集成电路中。

公开(公告)号：CN106992171A

公开(公告)日：2017-07-28

申请号：CN201610042080.6

申请日：2016-01-21

Applicant: 无锡华润上华半导体有限公司

Inventor： 汪广羊 ,  顾力晖 ,  孙贵鹏

IPC: H01L27/02

CPC classification number: H01L27/0266

Abstract: 本发明提供了一种ESD版图结构及静电保护电路。所述ESD版图结构，包括：半导体衬底；若干栅极结构，位于所述半导体衬底上，所述栅极结构的第一端具有第一类型掺杂，所述栅极结构的第二端具有第二类型掺杂，若干源极和若干漏极，位于所述栅极结构两侧的所述半导体衬底中，具有第一类型掺杂；其中，所述半导体衬底、所述源极和所述栅极结构的第二端均连接至接地端，所述漏极连接至输入端。本发明的优点是：在静电防护方面具有广泛的应用；可以降低触发电压；不增加制造成本。

公开(公告)号：CN104022110B

公开(公告)日：2017-03-29

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN104134661A

公开(公告)日：2014-11-05

申请号：CN201310159369.2

申请日：2013-05-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖 ,  张森

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/765

Abstract: 本发明提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。

公开(公告)号：CN104022110A

公开(公告)日：2014-09-03

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN103094359A

公开(公告)日：2013-05-08

申请号：CN201110339641.6

申请日：2011-10-31

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/0634 ,  H01L29/0619 ,  H01L29/10 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/872

Abstract: 本发明实施例公开了一种高压肖特基二极管及其制作方法，该二极管包括：P型衬底及其表面内的两个N型埋层，第一N型埋层位于阴极引出区的下方，第二N型埋层位于阴极区的下方；外延层；位于外延层表面内的两个N型阱区，第一N型阱区为该肖特基二极管的横向漂移区，且其表面内具有一阴极引出区，第二N型阱区位于第二N型埋层表面上，为该肖特基二极管的阴极区；位于第二N型埋层表面上，且包围所述阴极区的第一P型阱区；位于横向漂移区表面上的场氧隔离区；位于阴极区表面上的阳极，位于阴极引出区表面上的阴极。该肖特基二极管能够承受高压，可用作自举二极管，其制作过程与CMOS工艺兼容，从而可将该肖特基二极管集成在高压集成电路中。