-
公开(公告)号：CN109119117A
公开(公告)日：2019-01-01
申请号：CN201810668463.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: G11C16/08 , G11C16/10 , G11C16/24 , H01L27/11551
Abstract: 一种三维非易失性存储器装置，其包括单元串。所述单元串包括柱结构，其包括竖直地堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器单元包括第一单元组和堆叠在第一单元组上的第二单元组，并且柱结构的至少一部分的水平宽度朝着衬底在深度方向上减小。对存储器装置编程的方法包括：通过柱结构的地选择晶体管将单元串的第一单元组的存储器单元的沟道初始化；以及随后将编程电压施加至单元串的柱结构的存储器单元。
-
公开(公告)号：CN103578523B
公开(公告)日：2017-09-08
申请号：CN201310311596.2
申请日：2013-07-23
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C11/4063 , G11C11/413 , G11C16/06
CPC classification number: G11C7/1057 , G11C11/5642 , G11C16/00 , G11C16/0483 , G11C16/26 , G11C16/3431 , G11C29/021 , G11C29/028 , G11C29/44
Abstract: 本发明提供了存储器件、存储系统及控制存储器件的读取电压的方法。所述存储器件包括：具有多个存储器单元的存储器单元阵列；以及包括多个页面缓冲器的页面缓冲单元，所述多个页面缓冲器配置为对以不同的读取电压电平分别从所述多个存储器单元中的一些存储器单元中顺序读取的多个数据片段进行存储，并且所述多个页面缓冲器配置为对所述多个数据片段分别执行逻辑操作。所述存储器件还包括计数单元，该计数单元配置为基于所述逻辑操作的结果来对由所述不同的读取电压电平所限定的多个段中的每一段内存在的存储器单元的数量进行计数。
-
公开(公告)号：CN103137199A
公开(公告)日：2013-06-05
申请号：CN201210505018.8
申请日：2012-11-30
Applicant: 三星电子株式会社
CPC classification number: G11C16/06 , G06F11/1072 , G06F12/0246 , G06F2212/7211 , G11C11/5621 , G11C16/349 , G11C16/3495 , G11C2029/0411
Abstract: 公开了一种存储器系统、数据存储设备、存储卡和固态驱动器，存储器系统包括：具有用户区和缓冲区的非易失性存储器；以及管理模式改变操作的磨损等级控制逻辑，在模式改变操作中，基于非易失性存储器的磨损等级信息，用户区的存储器块被部分改变到缓冲区。
-
公开(公告)号：CN1783343B
公开(公告)日：2011-08-10
申请号：CN200510118082.0
申请日：2005-10-25
Applicant: 三星电子株式会社
Abstract: 披露了一种非易失性存储器件及其编程方法。该方法包括在多次程序循环期间将字线电压、位线电压和整体电压施加到存储单元。在当前程序循环期间位线电压下降到低于第一预定检测电压或者整体电压变得高于第二预定检测电压的情况下，相同的字线电压被用在当前编程循环和在当前程序循环之后的下一个程序循环中。否则，在下一编程循环之前将字线电压增加预定的量。
-
公开(公告)号：CN108010555B
公开(公告)日：2023-05-23
申请号：CN201710976440.4
申请日：2017-10-19
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑还被配置为基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，并基于电压源中的所述一个电压源、以及第一参考电压和第二参考电压中的每个，检测第二电源噪声。所述控制逻辑被配置为基于是否检测到第一和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。
-
Patent Agency Ranking
-
公开(公告)号：CN110911386A
公开(公告)日：2020-03-24
申请号：CN201910402840.3
申请日：2019-05-15
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66
Abstract: 提供了一种半导体裸片的缺陷检测结构、半导体装置和缺陷检测方法。所述半导体装置包括半导体裸片、缺陷检测结构和输入输出电路。半导体裸片包括中心区域和围绕中心区域的外围区域。外围区域包括左下角区域、左上角区域、右上角区域和右下角区域。缺陷检测结构形成在外围区域中。缺陷检测结构包括位于左下角区域中的第一导电回路、位于右下角区域中的第二导电回路、位于左下角区域和左上角区域中的第三导电回路以及位于右下角区域和右上角区域中的第四导电回路。输入输出电路电连接到第一导电回路、第二导电回路、第三导电回路和第四导电回路中的端节点。
-
-
公开(公告)号：CN103578523A
公开(公告)日：2014-02-12
申请号：CN201310311596.2
申请日：2013-07-23
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C11/4063 , G11C11/413 , G11C16/06
CPC classification number: G11C7/1057 , G11C11/5642 , G11C16/00 , G11C16/0483 , G11C16/26 , G11C16/3431 , G11C29/021 , G11C29/028 , G11C29/44
Abstract: 本发明提供了存储器件、存储系统及控制存储器件的读取电压的方法。所述存储器件包括：具有多个存储器单元的存储器单元阵列；以及包括多个页面缓冲器的页面缓冲单元，所述多个页面缓冲器配置为对以不同的读取电压电平分别从所述多个存储器单元中的一些存储器单元中顺序读取的多个数据片段进行存储，并且所述多个页面缓冲器配置为对所述多个数据片段分别执行逻辑操作。所述存储器件还包括计数单元，该计数单元配置为基于所述逻辑操作的结果来对由所述不同的读取电压电平所限定的多个段中的每一段内存在的存储器单元的数量进行计数。
-
公开(公告)号：CN1905069B
公开(公告)日：2011-07-13
申请号：CN200610110022.9
申请日：2006-07-28
Applicant: 三星电子株式会社
CPC classification number: G11C16/102 , G11C11/5628 , G11C2211/5621
Abstract: 一种将多级快闪存储设备中的所选单元编程的方法，包括：确定是将所选存储单元的高位还是低位编程；检测存储在所选存储单元中的两个数据位的当前逻辑状态；确定高位或低位的目标逻辑状态；产生用于将高位或低位编程为目标逻辑状态的编程电压和验证电压；以及将所述编程电压和验证电压施加到与所选存储单元相连接的字线。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.01 seconds)
