公开(公告)号：CN118695593A

公开(公告)日：2024-09-24

申请号：CN202410336809.5

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 高承甫 ,  姜秀真 ,  金钟珉 ,  安东赫 ,  吴智媛 ,  尹灿植 ,  李明东 ,  李敏永 ,  车仁镐

IPC: H10B12/00

Abstract: 一种半导体器件包括基板、沿第一水平方向在基板上延伸的字线、沿垂直于第一水平方向的第二水平方向在基板上延伸的位线以及在位线的侧壁上的间隔物结构，其中位线包括在基板上沿垂直方向堆叠的下导电层、中间导电层和上导电层，并且间隔物结构包括：耗尽停止层，在下导电层的侧壁上，在垂直方向上延伸，并且包括具有比硅氮化物层的界面陷阱密度小的界面陷阱密度的材料层；以及内间隔物，在垂直方向上延伸并且在耗尽停止层的侧壁上。

公开(公告)号：CN118678667A

公开(公告)日：2024-09-20

申请号：CN202410246255.X

申请日：2024-03-05

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金钟珉 ,  金熙中 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 提供了一种半导体装置，所述半导体装置包括：有源区域，在基底中由器件隔离膜限定；字线，在基底中沿第一水平方向延伸；位线，在基底上沿与第一水平方向交叉的第二水平方向延伸；附加垫，设置在有源区域上；以及掩埋接触件，在附加垫上，其中，掩埋接触件通过附加垫电连接到有源区域，其中，附加垫包括在竖直方向上与字线叠置的第一表面和在竖直方向上与字线不叠置的第二表面，并且其中，第一表面在尖端处与第二表面相交。

公开(公告)号：CN118450699A

公开(公告)日：2024-08-06

申请号：CN202410095371.6

申请日：2024-01-23

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  高承甫 ,  金钟珉 ,  金熙中 ,  朴相在 ,  朴台镇 ,  尹灿植 ,  李明东 ,  李泓浚 ,  姜玟州 ,  金根楠

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分；顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触；以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。

公开(公告)号：CN118076098A

公开(公告)日：2024-05-24

申请号：CN202311420027.1

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 安濬爀 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：器件隔离层，其位于衬底上并且限定有源区域；以及字线结构，其位于由所述器件隔离层和所述有源区域限定的栅极沟槽中。所述字线结构可以包括位于栅极电介质层上的字线。所述字线可以包括位于第一材料层上的第二材料层，所述第二材料层包括掺杂半导体材料，所述第二材料层可以包括具有第一宽度的第一区域和具有第二宽度的第二区域，所述第二宽度可以比所述第一宽度宽。所述第二材料层可以包括位于所述第一区域中的第一材料部分和位于所述第二区域中的第二材料部分。所述掺杂半导体材料可以在所述第一材料部分中具有第一浓度并且在所述第二材料部分中具有第二浓度，所述第二浓度可以比所述第一浓度低。

公开(公告)号：CN117295328A

公开(公告)日：2023-12-26

申请号：CN202310300364.0

申请日：2023-03-24

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金钟珉 ,  金孝燮 ,  金熙中 ,  朴素贤 ,  安浚爀 ,  尹灿植 ,  李明东 ,  郑宇陈 ,  崔祐荣

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件，包括：单元有源图案，包括彼此间隔开的第一部分和第二部分；在单元有源图案的第一部分和第二部分之间的栅极结构；在单元有源图案的第一部分上的位线接触；在单元有源图案的第二部分上的连接图案；以及与位线接触和连接图案接触的单元分离图案，其中单元分离图案包括与连接图案接触的第一侧壁和与位线接触接触的第二侧壁，单元分离图案的第二侧壁的上部与位线接触接触，并且单元分离图案的第二侧壁的下部与位线接触间隔开。

公开(公告)号：CN115988872A

公开(公告)日：2023-04-18

申请号：CN202210802234.2

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  安濬爀 ,  李明东 ,  金熙中 ,  李基硕 ,  李志勋 ,  黄有商

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：第一杂质区，位于基底中；第一位线，跨越基底并且连接到第一杂质区；位线接触件，位于第一位线与第一杂质区之间；以及接触欧姆层，位于位线接触件与第一杂质区之间，其中，位线接触件的底表面的宽度大于接触欧姆层的底表面的宽度。

公开(公告)号：CN115411039A

公开(公告)日：2022-11-29

申请号：CN202210591218.3

申请日：2022-05-26

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金孝燮 ,  崔宰福 ,  安容奭 ,  安濬爀 ,  李基硕 ,  李明东 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

公开(公告)号：CN113972211A

公开(公告)日：2022-01-25

申请号：CN202110836595.4

申请日：2021-07-23

Applicant: 三星电子株式会社

Inventor： 崔民洙 ,  李明东 ,  张贤禹 ,  金根楠 ,  申树浩 ,  黄有商

IPC: H01L27/108 ,  G11C5/02

Abstract: 公开了一种半导体存储器装置及其制造方法。该装置包括：衬底，其包括具有掺杂区的有源图案；栅电极，其与掺杂区之间的有源图案交叉；位线，其与有源图案交叉并且电连接到掺杂区中的一个；间隔件，其在位线的侧表面上；第一接触件，其耦接到掺杂区中的另一个并且与位线间隔开，间隔件插入在第一接触件和位线之间；着陆焊盘，其在第一接触件上；以及数据存储元件，其在着陆焊盘上。掺杂区中的所述另一个具有顶表面、上侧表面、以及从顶表面延伸至上侧表面的弯曲的顶表面。第一接触件与弯曲的顶表面和上侧表面接触。

公开(公告)号：CN111326517A

公开(公告)日：2020-06-23

申请号：CN201910840843.5

申请日：2019-09-06

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金熙中 ,  李明东 ,  全辰桓

IPC: H01L27/11524 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本发明涉及包括间隔物的半导体器件和制造该半导体器件的方法。该半导体器件包括：衬底；第一杂质注入区域和第二杂质注入区域，在衬底上并彼此间隔开；存储节点接触，与第一杂质注入区域接触，存储节点接触包括具有第一宽度的上接触和在上接触的下部处的具有大于第一宽度的第二宽度的下接触；位线，电连接到第二杂质注入区域并配置为跨过衬底；位线节点接触，在位线和第二杂质注入区域之间；以及间隔物，在存储节点接触和位线之间以及存储节点接触和位线节点接触之间。

公开(公告)号：CN111312685A

公开(公告)日：2020-06-19

申请号：CN201910776525.7

申请日：2019-08-21

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  李明东

IPC: H01L23/498 ,  H01L23/538

Abstract: 一种集成电路(IC)器件，包括：线结构，包括形成在衬底上的导线和下绝缘覆盖图案；绝缘间隔物，覆盖线结构的侧壁；导电插塞，沿第一水平方向与所述导线间隔开；下绝缘围栏，在第一水平方向上与所述导线间隔开，下绝缘围栏具有与所述导电插塞接触的侧壁；以及上绝缘围栏，包括覆盖所述下绝缘覆盖图案的第一部分和覆盖所述下绝缘围栏的第二部分，其中所述第二部分在垂直于所述第一水平方向的第二水平方向上的宽度不同于所述下绝缘围栏在所述第二水平方向上的宽度。