-
公开(公告)号：CN109326602A
公开(公告)日：2019-02-12
申请号：CN201810762087.4
申请日：2018-07-11
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11551
CPC classification number: H01L27/11286 , H01L23/53295 , H01L27/11526 , H01L27/11556 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L29/0649 , H01L27/11529 , H01L27/11551
Abstract: 一种三维半导体存储器件包括：衬底，包括外围电路区域和单元阵列区域；多个外围栅极叠层，设置在所述外围电路区域中；以及电极结构，设置在所述单元阵列区域中。电极结构包括下电极、设置在所述下电极上的下绝缘层、以及交替堆叠在所述下绝缘层上的上电极和上绝缘层。所述下绝缘层从所述单元阵列区域延伸到所述外围电路区域中并覆盖所述外围栅极叠层。所述下绝缘层包括顺序堆叠在彼此上的第一下绝缘层和第二下绝缘层。所述第一下绝缘层包括第一绝缘材料，并且所述第二下绝缘层包括与所述第一绝缘材料不同的第二绝缘材料。
-
公开(公告)号：CN104733468B
公开(公告)日：2018-06-01
申请号：CN201510134332.3
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号：CN106601752A
公开(公告)日：2017-04-26
申请号：CN201610878460.3
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
CPC classification number: H01L27/11551 , H01L21/26506 , H01L21/28158 , H01L21/823462 , H01L27/10897 , H01L27/1104 , H01L27/1116 , H01L27/11246 , H01L27/115 , H01L27/11529 , H01L27/11531 , H01L27/11556 , H01L27/11573 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L28/00 , H01L29/1083 , H01L29/42368
Abstract: 公开了一种三维半导体存储装置和一种竖直集成电路装置，所述竖直集成电路装置可包括基底，基底具有第一区域和第二区域，第一区域被预留用于竖直集成电路装置的第一功能电路，其中，第一功能电路具有横跨第一区域的基本恒定的顶表面水平，第二区域被预留用于竖直集成电路装置的第二功能电路并且与第一区域隔开。第二功能电路可具有横跨第二区域的变化的顶表面水平。掺杂的氧化抑制材料可被包括在基底中并且可分别在基底与第一功能电路和第二功能电路的界面处从第一区域延伸到第二区域。
-
公开(公告)号：CN104733468A
公开(公告)日：2015-06-24
申请号：CN201510134332.3
申请日：2011-11-15
Applicant: 三星电子株式会社
IPC: H01L27/115
CPC classification number: H01L27/0207 , H01L21/28273 , H01L27/11 , H01L27/11519 , H01L27/11524
Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
-
公开(公告)号：CN102263065B
公开(公告)日：2015-06-17
申请号：CN201110145035.0
申请日：2011-05-24
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11582 , H01L27/11565 , H01L27/1157 , H01L27/11578 , H01L29/66477 , H01L29/7926
Abstract: 本发明公开非易失性存储器件及制造方法与包括其的存储模块和系统。一种非易失性存储器件包括：衬底；从衬底突出的沟道层；围绕沟道层的栅极导电层；被布置在沟道层和栅极导电层之间的栅极绝缘层；以及第一绝缘层，其与沟道层隔开，并且被布置在栅极导电层的顶部和底部上。栅极绝缘层在栅极导电层和第一绝缘层之间延伸。
-
Patent Agency Ranking
公开(公告)号：CN111435663B
公开(公告)日：2024-10-18
申请号：CN202010029757.9
申请日：2020-01-10
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体器件包括：栅电极，在与衬底上表面垂直的第一方向上彼此间隔开，并且在与第一方向垂直的第二方向上延伸不同的长度。该器件还包括：第一沟道和第二沟道，穿透栅电极并在第一方向上延伸；水平部分，设置在栅电极的下部中，并且将第一沟道和第二沟道的下部彼此连接；以及源极线，设置在第二沟道的上部中并连接到第二沟道。栅电极包括存储器单元中包括的存储器单元电极、设置在存储器单元电极的下部中的第一接地选择电极、设置在存储器单元电极的上部中的第二接地选择电极、以及设置在存储器单元电极的上部中的串选择电极。
-
公开(公告)号：CN117750766A
公开(公告)日：2024-03-22
申请号：CN202310480486.2
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：栅极堆叠结构，其包括交替地堆叠的绝缘图案和导电图案；第一分离结构，其穿透所述栅极堆叠结构；第二分离结构，其穿透所述栅极堆叠结构并且与所述第一分离结构相邻；第一存储沟道结构和第二存储沟道结构，其穿透所述栅极堆叠结构并且设置在所述第一分离结构与所述第二分离结构之间；第一位线，其与所述第一存储沟道结构和所述第二存储沟道结构交叠并且电连接到所述第一存储沟道结构；以及第二位线，其与所述第一存储沟道结构、所述第二存储沟道结构以及所述第一位线交叠并且电连接到所述第二存储沟道结构。
-
公开(公告)号：CN117479536A
公开(公告)日：2024-01-30
申请号：CN202310893778.9
申请日：2023-07-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括外围电路区和存储单元区。存储单元区可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，穿透堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极可以具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。
-
公开(公告)号：CN111987104A
公开(公告)日：2020-11-24
申请号：CN202010206330.1
申请日：2020-03-23
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11521 , H01L27/11556 , H01L27/11565 , H01L27/11568 , H01L27/11582
Abstract: 提供一种半导体器件。该半导体器件包括：堆叠结构，该堆叠结构包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、和插设在所述多个电介质层之间的多个停止层；以及穿透堆叠结构的垂直沟道结构。所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，所述多个停止层包括第一停止层和插设在第一停止层与衬底之间的第二停止层，以及所述多个电极中的至少一个插设在第一停止层和第二停止层之间。
-
公开(公告)号：CN109326606A
公开(公告)日：2019-02-12
申请号：CN201810856293.1
申请日：2018-07-27
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L27/11582 , H01L21/0217 , H01L21/02636 , H01L21/0273 , H01L21/26513 , H01L21/31053 , H01L21/31144 , H01L21/7684 , H01L21/76897 , H01L23/5226 , H01L23/528 , H01L27/11565 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/40117 , H01L27/11551 , H01L27/11578
Abstract: 一种垂直存储器件被提供。该垂直存储器件包括衬底、第一栅电极、沟道、第一布线和第二布线。衬底包括单元区域和外围电路区域。第一栅电极在衬底的单元区域上在第一方向上彼此间隔开，第一方向基本上垂直于衬底。沟道在单元区域上在第一方向上延伸穿过第一栅电极的一部分。第一布线形成在单元区域上，并且设置在第一层级处，该第一层级在第一方向上比其上分别形成第一栅电极的栅电极层级更高。第二布线形成在外围电路区域上，并且设置在第一层级处和在比栅电极层级更高的第二层级处。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.04 seconds)
