-
公开(公告)号：CN118678667A
公开(公告)日：2024-09-20
申请号：CN202410246255.X
申请日：2024-03-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置，所述半导体装置包括：有源区域，在基底中由器件隔离膜限定；字线，在基底中沿第一水平方向延伸；位线，在基底上沿与第一水平方向交叉的第二水平方向延伸；附加垫，设置在有源区域上；以及掩埋接触件，在附加垫上，其中，掩埋接触件通过附加垫电连接到有源区域，其中，附加垫包括在竖直方向上与字线叠置的第一表面和在竖直方向上与字线不叠置的第二表面，并且其中，第一表面在尖端处与第二表面相交。
-
公开(公告)号：CN118450699A
公开(公告)日：2024-08-06
申请号：CN202410095371.6
申请日：2024-01-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分；顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触；以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。
-
公开(公告)号：CN115548104A
公开(公告)日：2022-12-30
申请号：CN202210634372.4
申请日：2022-06-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/49 , H01L27/108
Abstract: 公开了栅极结构和包括该栅极结构的半导体装置。所述栅极结构可以包括：第一栅电极，在第一方向上延伸；第二栅电极，在第一栅电极的一部分上；栅极掩模，在第一栅电极和第二栅电极上；以及栅极绝缘图案，在第一栅电极的下表面和侧壁以及第二栅电极和栅极掩模的侧壁上。栅极结构在基底的上部分中。第二栅电极的晶粒尺寸大于第一栅电极的晶粒尺寸。
-
公开(公告)号：CN112151358A
公开(公告)日：2020-12-29
申请号：CN202010258067.0
申请日：2020-04-03
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/033 , H01L27/108 , H01L21/8242 , G03F1/76 , G03F1/56 , G03F1/48
Abstract: 本发明公开了一种形成图案的方法、制造集成电路器件的方法以及该集成电路器件。该形成图案的方法包括：在第一区域和第二区域中在目标层上形成包括多个硬掩模层的硬掩模结构；在第一区域中形成第一光致抗蚀剂图案并在第二区域中形成第二光致抗蚀剂图案；通过将第一和第二光致抗蚀剂图案的形状转印到作为所述多个硬掩模层之一的可逆硬掩模层，形成包括多个开口的可逆硬掩模图案；通过用间隙填充硬掩模图案材料填充形成所述多个开口中的形成在第一区域中的开口，形成间隙填充硬掩模图案；以及通过在第一区域中将间隙填充硬掩模图案的形状转印到目标层并在第二区域中将可逆硬掩模图案的形状转印到目标层，由目标层形成特征图案。
-
公开(公告)号：CN103456882B
公开(公告)日：2017-12-22
申请号：CN201310200031.7
申请日：2013-05-27
Applicant: 三星电子株式会社
CPC classification number: H01L45/1683 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1286 , H01L45/144 , H01L45/16 , H01L45/1608
Abstract: 相变存储器件包括相变存储单元和热沉（heat sink）。相变存储单元包括：相变材料层图样；被配置为加热该相变材料层图样的、在该相变材料层图样之下的下电极；及在该相变材料层图样之上的上电极。热沉被配置为从相变存储单元吸收热量。热沉具有低于上电极的顶面的顶面，并且与相变存储单元空间隔开。
-
Patent Agency Ranking
公开(公告)号：CN107393918A
公开(公告)日：2017-11-24
申请号：CN201710310121.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H01L21/768
CPC classification number: H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10876 , H01L27/0207 , H01L21/76829 , H01L23/528
Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。
-
公开(公告)号：CN119364760A
公开(公告)日：2025-01-24
申请号：CN202410998996.3
申请日：2024-07-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：下电路图案、位线屏蔽结构、第一绝缘中间层、位线结构、第一接触插塞、沟道和电容器。下电路图案在衬底上。位线屏蔽结构在下电路图案上。第一绝缘中间层在延伸穿过位线屏蔽结构的开口中。位线结构在位线屏蔽结构上，并且在基本上垂直于衬底的上表面的竖直方向上与位线屏蔽结构至少部分地重叠。第一接触插塞延伸穿过第一绝缘中间层以接触位线结构，并且电连接到下电路图案。沟道在位线结构上。电容器在沟道上并且电连接至沟道。
-
公开(公告)号：CN118829208A
公开(公告)日：2024-10-22
申请号：CN202410272188.9
申请日：2024-03-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底，包括有源图案；栅极结构，与有源图案交叉；位线结构，在衬底上；第一接触部，其中，位线结构和第一接触部彼此交替地布置；绝缘图案，分别设置在位线结构上，其中，绝缘图案之中的绝缘图案设置在第一沟槽中，第一沟槽暴露第一接触部中的第一接触部的侧壁以及栅极结构的至少一部分；以及第二接触部，设置在第一接触部上，其中，第二接触部之中的第二接触部设置在第二沟槽中，第二沟槽暴露绝缘图案的侧壁和第一接触部的上表面，其中，绝缘图案与位线结构之中的位线结构的上表面重叠，并且沿第一沟槽和第二沟槽的侧壁延伸，并且接触第一接触部和第二接触部。
-
公开(公告)号：CN118804587A
公开(公告)日：2024-10-18
申请号：CN202311647139.0
申请日：2023-12-04
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：在第一方向上延伸并且在与所述第一方向交叉的所述第二方向上彼此间隔开的第一有源图案和第二有源图案。第一有源图案和第二有源图案包括：在第一方向上彼此间隔开的第一边缘部分和第二边缘部分以及位于它们之间的中央部分。位线节点接触位于中央部分上。位线位于位线节点接触上并且在与第一方向和第二方向交叉的第三方向上延伸。第一有源图案和第二有源图案的中央部分在第二方向上被顺序地设置。每个位线节点接触在顶表面的高度处具有第一宽度，在底表面的高度处具有第二宽度，并且在顶表面与底表面之间具有第三宽度，第三宽度小于第一宽度和第二宽度。
-
公开(公告)号：CN118660454A
公开(公告)日：2024-09-17
申请号：CN202410291773.3
申请日：2024-03-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：有源图案阵列，其包括位于衬底上的有源图案；第一接触结构，其位于每个有源图案的中心部分上；位线结构，其位于第一接触结构上；第二接触结构，其位于每个有源图案的端部；第三接触结构，其位于第二接触结构上；填充图案，其位于位线结构和第三接触结构之间并且包括空隙；以及电容器，其电连接到第三接触结构。有源图案阵列包括在第一方向上彼此间隔开的有源图案行，并且每个有源图案行包括在第二方向上彼此间隔开的有源图案。每个有源图案在第三方向上延伸，并且每个有源图案行中的有源图案在第二方向上对齐。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.031 seconds)
