公开(公告)号：CN115662950A

公开(公告)日：2023-01-31

申请号：CN202210774282.5

申请日：2022-07-01

Applicant: 瑞萨电子株式会社

Inventor： 槙山秀树

IPC: H01L21/77 ,  H01L27/12

Abstract: 本公开涉及一种制造半导体器件的方法。首先制备具有包括外围区域和中心区域的半导体衬底、绝缘层和半导体层的晶片。接下来，形成贯穿半导体层和绝缘层并到达半导体衬底内部的多个沟槽。接下来，利用绝缘膜填充多个沟槽中的每个沟槽的内部，使得形成多个元件隔离部分。接下来，在中心区域中，去除从抗蚀剂图案暴露的半导体层。形成用于去除中心区域中的半导体层的抗蚀剂图案的端部之中的最靠近半导体衬底的外边缘的端部，使得其位置比用于形成沟槽的抗蚀剂图案的端部之中的最靠近半导体衬底的外边缘的端部的位置更靠近半导体衬底的外边缘。

公开(公告)号：CN115621276A

公开(公告)日：2023-01-17

申请号：CN202210718640.0

申请日：2022-06-23

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  佐山弘和

IPC: H01L27/02 ,  H01L23/485 ,  H01L21/762 ,  H01L21/764

Abstract: 本发明涉及一种半导体器件，包括：在半导体衬底的上表面中形成的沟槽中的元件隔离；沟槽隔离，在所述元件隔离正下方的沟槽中包括空隙；以及具有Cu球的Cu线，被连接至所述半导体衬底上的焊盘。所述半导体器件具有在平面图中与所述Cu球的所述端部重叠的环状沟槽隔离布置禁止区域，并且所述沟槽隔离在平面图中与所述沟槽隔离布置禁止区域分离。

公开(公告)号：CN108364939B

公开(公告)日：2023-01-06

申请号：CN201711444287.7

申请日：2017-12-27

Applicant: 瑞萨电子株式会社

Inventor： 团野忠敏 ,  锦泽笃志 ,  中村弘幸

IPC: H01L25/065 ,  H01L23/495 ,  H01L21/50 ,  H01L21/56

Abstract: 根据本发明，在半导体装置的可靠性方面得到了改进。SIP包括：模拟芯片、具有面积比所述模拟芯片的主表面小的主表面的微计算机芯片、安装模拟芯片和微计算机芯片的芯片垫、以及环绕所述芯片垫布置的多个引线。该SIP还包括：与所述芯片垫一体成型的多个悬挂引线、多个导线、密封体。其中，多个导线将所述模拟芯片的电极与所述引线电连接，并将微计算机芯片与引线电连接。在所述密封体中密封所述模拟芯片和所述微计算机芯片。所述芯片垫的第一弯曲部和第二弯曲部的曲率半径大于芯片垫的第三弯曲部的曲率半径。

公开(公告)号：CN115543681A

公开(公告)日：2022-12-30

申请号：CN202210632427.8

申请日：2022-06-06

Applicant: 瑞萨电子株式会社

Inventor： 石桥隆 ,  桥本浩志

IPC: G06F11/08 ,  G06F12/06

Abstract: 一种半导体装置，包括：校验子生成电路，被配置为基于数据以及与所述数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于所述校验子码来检测所述数据中的1位错误；以及多位错误检测电路，被配置为通过使用被检测为具有1位错误的所述数据的错误地址和被检测为具有1位错误的所述数据的错误校验子码，来确定被检测为具有1位错误的所述数据是否包括多位错误。

公开(公告)号：CN115483167A

公开(公告)日：2022-12-16

申请号：CN202210577668.7

申请日：2022-05-25

Applicant: 瑞萨电子株式会社

Inventor： 永富弘树 ,  田中诚

IPC: H01L23/34 ,  G01K13/00

Abstract: 本公开涉及半导体器件及其制造方法。该半导体器件包括：第一晶体管，使电流流向负载；电流生成电路，输出与第一晶体管的功率消耗相对应的电流；温度传感器；电阻电容网络，耦合在电流生成电路和温度传感器之间；以及过热检测电路，耦合到电流生成电路与电阻电容网络的连接点，其中电阻电容网络包括与第一晶体管和温度传感器之间的热阻和热容相对应的电阻器和电容器。

公开(公告)号：CN115377210A

公开(公告)日：2022-11-22

申请号：CN202210472083.9

申请日：2022-04-29

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  中柴康隆

IPC: H01L29/423 ,  H01L29/40 ,  H01L29/78

Abstract: 本公开涉及半导体器件。一种半导体器件包括半导体衬底、形成在半导体衬底上的栅极电介质膜、形成在栅极电介质膜上的栅极电极、与栅极电极一体形成的场板部、与场板部接触的阶梯电介质膜、以及高电介质常数膜，该高电介质常数膜与阶梯电介质膜接触并且具有高于硅的电介质常数。

公开(公告)号：CN110299341B

公开(公告)日：2022-11-04

申请号：CN201910486283.8

申请日：2014-06-13

Applicant: 瑞萨电子株式会社

Inventor： 武藤晃 ,  小池信也 ,  小辻雅挥 ,  成田幸弘

IPC: H01L23/495 ,  H01L23/492 ,  H01L23/538 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78 ,  H01L21/48 ,  H01L23/552

Abstract: 改进了半导体器件和电子器件支持大电流的性能。发射极端子从密封主体的第一侧边突出，而信号端子从密封主体的第二侧边突出。也即，发射极端子突出的密封主体的侧边与信号端子突出的密封主体的侧边是不同的。更具体地，信号端子从与发射极端子突出的侧边相对的密封主体的侧边突出。此外，包括在其中形成二极管的第二半导体芯片以如此方式安装在芯片安装部分的第一表面之上以使其在平面图中位于发射极端子与包括在其中形成IGBT的第一半导体芯片之间。

公开(公告)号：CN115274414A

公开(公告)日：2022-11-01

申请号：CN202210417034.5

申请日：2022-04-20

Applicant: 瑞萨电子株式会社

Inventor： 清水秀

IPC: H01L21/28 ,  H01L27/11524

Abstract: 本公开涉及制造半导体器件的方法。提供了一种非易失性半导体存储器和三种或更多种类型的晶体管。第一晶体管的第一栅极氧化膜的厚度大于第二晶体管的第二栅极氧化膜的厚度，并且小于第三晶体管的第三栅极氧化膜的厚度。在第一晶体管区域中，第一氧化硅膜形成在半导体衬底的表面上，并且第二氧化硅膜和第三氧化硅膜形成在第一氧化硅膜上。通过去除第二氧化硅膜和第三氧化硅膜以及第一氧化硅膜的上层的一部分，由第一氧化硅膜形成第一栅极氧化膜。

公开(公告)号：CN108685569B

公开(公告)日：2022-10-28

申请号：CN201810205842.9

申请日：2018-03-13

Applicant: 瑞萨电子株式会社

Inventor： 阵内正树

IPC: A61B5/024

Abstract: 本公开涉及脉搏测量设备、脉搏测量方法以及非暂态计算机可读介质。当身体移动时，可以正确地测量脉搏率。频率分析单元13通过将由光传感器20检测的脉搏波检测信号从时域信号转换为频域信号来生成脉搏波频率信号。身体运动等级确定单元14基于由加速计21输出的加速检测信号确定对象的身体运动等级。峰值检测单元15检测峰值搜索范围内的脉搏波频率信号中的频率强度的峰值，根据确定的身体运动等级来改变峰值搜索范围。脉搏计算处理单元16基于由峰值检测单元15检测的峰值的频率位置来生成脉搏信息。

公开(公告)号：CN107546206B

公开(公告)日：2022-10-14

申请号：CN201710475947.1

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。